半导体芯片，具有半导体芯片的光电子器件和用于制造半导体芯片的方法技术

提出一种用于防静电放电的半导体芯片(10)，所述半导体芯片具有：半导体本体(1)，所述半导体本体具有第一主表面(12)和与第一主表面(12)相对置地设置的第二主表面(13)，其中半导体本体(1)具有p型掺杂的子区域(2)和n型掺杂的子区域(3)，所述p型掺杂的子区域形成第一主表面(12)的一部分，所述n型掺杂的子区域形成第二主表面(13)的一部分；金属接触元件(7)，所述金属接触元件从第一主表面(12)伸展至第二主表面(13)，并且所述接触元件与子区域(2，3)中的一个子区域电分离。此外，提出一种具有半导体芯片的光电子器件以及一种用于制造半导体芯片的方法。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉参引本申请要求德国专利申请10 2014 105 188.2的优先权，其公开内容在此通过参引并入本文。
提出一种半导体芯片、一种具有半导体芯片的光电子器件以及一种用于制造半导体芯片的方法。
技术实现思路
特定的实施方式的至少一个目的是，提出一种半导体芯片，所述半导体芯片能够用作为抗静电放电(“electrostatic discharge”，ESD)的保护元件。此外，特定的实施方式的目的在于，提出一种具有这种半导体芯片的光电子器件以及一种用于制造这种半导体芯片的方法。所述目的通过根据独立权利要求所述的方法和主题实现。方法和主体的有利的实施方式和改进方案在从属权利要求中表征并且此外从下面的说明书和附图中得出。根据至少一个实施方式，半导体芯片具有半导体本体，所述半导体本体具有第一主表面和与第一主表面相对置地设置的第二主表面。半导体本体尤其能够通过半导体材料形成，所述半导体材料在不同的子区域中具有不同的导电类型、即不同的掺杂。因此，半导体本体能够具有至少一个p型掺杂的子区域和至少一个n型掺杂的子区域。尤其地，半导体本体能够具有硅或基本上由硅构成。半导体本体基本上由硅构成尤其表示，半导体本体具有硅作为基本材料，所述基本材料在子区域中通过不同的掺杂具有不同的导电类型。此外，半导体本体例如能够通过氧化、如热氧化而具有电绝缘区域和/或电绝缘层，所述电绝缘区域和/或电绝缘层例如通过硅氧化物、如二氧化硅形成。根据另一实施方式，半导体本体具有方形。这尤其表示，半导体主体的基本形状以长方体的形状构成，其中在此彼此平行设置的主表面的形状是矩形的。在严格数学意义中构成的长方体的改型也落入方形的术语。因此，半导体本体能够在方形中附加地具有表面结构，如凸出部或凹陷部以及至少一个贯穿的开口。对矩形的主表面替选地，所述主表面也能够具有其他形状。此外，半导体本体具有侧面，所述侧面连接主表面。在半导体本体的方形的情况下，侧面是矩形的。根据另一实施方式，半导体芯片的半导体本体具有p型掺杂的子区域和n型掺杂的子区域，所述p型掺杂的子区域形成第一主表面的一部分，所述n型掺杂的子区域形成第二主表面的一部分。掺杂的子区域形成主表面的一部分尤其表示，经由相应的主表面能够直接电接触掺杂的子区域，即子区域伸展至所述主表面并且形成所述主表面的所述部分的掺杂的子区域的表面。根据另一实施方式，在用于制造半导体芯片的方法中，提供半导体本体。半导体本体尤其能够由第一导电类型掺杂。例如提供的半导体本体能够是p型掺杂的。半导体本体尤其能够以半导体晶片的形式、在硅作为半导体本体的基本材料的情况下作为硅晶片提供。硅晶片能够已经具有期望的掺杂、例如p型掺杂。此外，也可行的是，提供n型掺杂的或未掺杂的半导体本体。根据另一实施方式，半导体本体的子区域设有与第一导电类型不同的第二导电类型。导电类型、即第一导电类型和第二导电类型选自p型掺杂和n型掺杂，使得半导体本体在制造具有第二导电类型的子区域之后具有p型掺杂的子区域和n型掺杂的子区域。如果例如提供具有p型掺杂的半导体本体，那么半导体本体在子区域中设有n型掺杂，使得这部分形成n型掺杂的子区域，而半导体本体的其余部分形成具有p型掺杂的子区域。对此替选地，也能够提供n型掺杂的半导体本体，所述半导体本体在子区域中p型掺杂。此外，也可行的是，提供未掺杂的半导体本体，所述半导体本体在第一子区域中设有p型掺杂，并且在其他子区域中设有n型掺杂。根据另一实施方式，半导体本体的至少一个子区域设有导电类型通过扩散掺杂进行。在此，将期望的掺杂物借助于扩散引入到半导体本体的子区域中。如果提供具有特定的掺杂的半导体本体，那么所述掺杂通过借助于扩散引入另一掺杂物过度补偿，使得出现与提供的导电类型不同的掺杂。在上文中和在下文中描述的特征和实施方式同样适用于半导体芯片并且也适用于用于制造半导体芯片的方法。根据另一实施方式，在基于硅的半导体本体的情况下，p型掺杂的子区域具有至少一种或多种掺杂物，所述掺杂物选自硼、铟、铝和镓，而n型掺杂的子区域具有一种或多种掺杂物，所述掺杂物选自磷、砷和锑。根据另一实施方式，p型掺杂的子区域和n型掺杂的子区域在半导体本体中彼此邻接并且优选形成二极管，所述二极管形成半导体本体的二极管部分。尤其地，半导体芯片能够通过半导体芯片的p型掺杂的子区域和n型掺杂的子区域构成为ESD保护二极管。p型掺杂的子区域和n型掺杂的子区域的相应的掺杂取决于对EDS二极管的击穿电压的要求。对通过彼此邻接的p型掺杂的子区域和n型掺杂的子区域形成的pn二极管替选地，半导体本体也能够具有多个p型掺杂的子区域和/或多个n型掺杂的子区域和/或未掺杂的子区域，所述子区域共同形成半导体芯片的二极管部分并且能够实现期望的功能，尤其是ESD保护功能。尤其经由半导体芯片的第一主表面和第二主表面进行半导体芯片的电接触。半导体芯片为了电接触主表面能够具有金属化部，所述金属化部分别覆盖相应的主表面的至少一部分。具有第一导电类型的子区域也能够从第一主表面伸展至第二主表面。在p型掺杂的半导体本体的情况下，在所述半导体本体中制造n型掺杂的子区域，p型掺杂的子区域能够从第一主表面伸展至第二主表面。根据另一实施方式，半导体芯片具有金属接触元件，所述金属接触元件从第一主表面伸展至第二主表面，并且所述金属接触元件与子区域中的一个子区域电分离。金属接触元件尤其能够与p型掺杂的子区域或与n型掺杂的子区域电分离。金属接触元件与子区域中的一个子区域电分离尤其表示，金属接触元件不与所述子区域直接接触。例如在金属接触元件和与其电分离的子区域之间能够设置有电绝缘层。此外，在金属接触元件和与其电分离的子区域之间能够设置有子区域，该子区域具有同与金属接触元件电分离的子区域的导电类型不同的导电类型。尤其地，在此，例如n型掺杂的子区域能够将p型掺杂的子区域与金属接触元件分离。对此替选地，半导体本体能够具有电绝缘层，所述电绝缘层将p型掺杂的子区域与金属接触元件分离。通过金属接触元件，形成半导体本体的第一主表面与第二主表面的直接的电连接装置。所述直接的电连接装置平行于通过p型掺杂的子区域和n型掺杂的子区域形成的二极管部分在半导体本体中构成。因此，半导体芯片一方面具有二极管功能、尤其呈ESD保护二极管的形式，以及另一方面通过金属接触元件具有直接的电连接装置。根据另一实施方式，金属接触元件设置在半导体本体的开口中，所述开口从第一主表面伸展至第二主表面。为此，半导体本体能够设有开口，所述开口相应地从第一主表面伸展至第二主表面，并且在所述开口中设置有金属接触元件。根据另一实施方式，在第二主表面上制造具有第二导电类型的子区域。第一主表面的包围开口的并且连接于开口的表面区域通过热氧化设有电绝缘层，或者通过掺杂方法由第二导电类型掺杂。由此，可行的是，在第一主表面的包围开口的并且连接于开口的表面区域中例如施加电联接元件、例如电极层，所述电极层与金属接触元件电接触，但是与半导体本体的具有第一导电类型的子区域电分离。根据另一实施方式，开口具有壁部，在所述壁部上构成电绝缘层。电绝缘层例如能够通过施加电绝缘材料、例如二氧化硅制造。此外，电绝缘层例如能够通过半导体本体的材料的氧化、例如通过热氧化构成。因此，在基于本文档来自技高网...

【技术保护点】
一种防静电放电的半导体芯片(10)，所述半导体芯片具有：‑半导体本体(1)，所述半导体本体具有第一主表面(12)和与所述第一主表面(12)相对置地设置的第二主表面(13)，其中所述半导体本体(1)具有p型掺杂的子区域(2)和n型掺杂的子区域(3)，所述p型掺杂的子区域(2)形成所述第一主表面(12)的一部分，所述n型掺杂的子区域(3)形成所述第二主表面(13)的一部分，和‑金属接触元件(7)，所述金属接触元件从所述第一主表面(12)伸展至所述第二主表面(13)，并且所述金属接触元件与所述子区域(2，3)中的一个子区域电分离。

【技术特征摘要】
【国外来华专利技术】2014.04.11 DE 102014105188.21.一种防静电放电的半导体芯片(10)，所述半导体芯片具有：-半导体本体(1)，所述半导体本体具有第一主表面(12)和与所述第一主表面(12)相对置地设置的第二主表面(13)，其中所述半导体本体(1)具有p型掺杂的子区域(2)和n型掺杂的子区域(3)，所述p型掺杂的子区域(2)形成所述第一主表面(12)的一部分，所述n型掺杂的子区域(3)形成所述第二主表面(13)的一部分，和-金属接触元件(7)，所述金属接触元件从所述第一主表面(12)伸展至所述第二主表面(13)，并且所述金属接触元件与所述子区域(2，3)中的一个子区域电分离。2.根据权利要求1所述的半导体芯片(10)，其中所述n型掺杂的子区域(3)将所述p型掺杂的子区域(2)与所述金属接触元件(7)电分离。3.根据权利要求1所述的半导体芯片(10)，其中所述半导体本体(1)具有电绝缘层(6)，所述电绝缘层将所述p型掺杂的子区域(2)与所述金属接触元件(7)分离。4.根据上述权利要求中任一项所述的半导体芯片(10)，其中所述金属接触元件(7)设置在所述半导体本体(1)的开口(5)中，所述开口从所述第一主表面伸展至所述第二主表面(12，13)。5.根据权利要求4所述的半导体芯片(10)，其中所述开口(5)具有壁部，在所述壁部上构成电绝缘层(6)。6.根据权利要求1至3中任一项所述的半导体芯片(10)，其中所述金属接触元件(7)设置在所述半导体本体(1)的连接所述主表面(12，13)的侧面上。7.根据上述权利要求中任一项所述的半导体芯片(10)，其中所述p型掺杂的子区域(2)从所述第一主表面伸展至所述第二主表面(12，13)。8.一种用于制造根据权利要求1至7中任一项所述的半导体芯片的方法，其中-提供半导体本体(1)，所述半导体本体由第一导电类型掺杂，-使所述半导体本体的子区域(3)设有与所述第一导电类型不同的第二导电类型，其中所述第一导电类型和所述第二导电类型选自p型掺杂和n型掺杂，使得所述半导体本体具有p型掺杂的子区域(2)和n型掺杂的子区域(3)，-将金属接触元件(7)设置在所述半导体本体(1)中或设置在所述半导体本体(1)上，使得所述金属接触元件(7)从第一主表面(12)伸展至与所述第一主表面(12)相对置的第二主表面(13)，并且与所述子区域中的一个子区域(2)...

【专利技术属性】
技术研发人员：安德烈亚斯·魏玛，弗兰克·辛格，安娜·卡什普扎克扎布洛茨卡，扎比内·沃马多普，
申请(专利权)人：欧司朗光电半导体有限公司，
类型：发明
国别省市：德国;DE