一种基于二维半导体的电子器件及其制造方法技术

本发明专利技术实施例采用对二维半导体周围介质的掺杂或者在半导体周围介质局部填充固体材料形成填充区，利用掺杂区或填充区对二维半导体特性的掺杂效应来实现基于二维半导体的电子器件。本发明专利技术实施例对二维半导体的掺杂不是对二维半导体的直接处理，因此能够有效地降低掺杂过程对二维半导体造成的损伤及由此带来的器件性能退化，提升掺杂后器件性能的稳定性。

Electronic device based on two-dimensional semiconductor and manufacturing method thereof

The embodiment of the invention adopts the two-dimensional semiconductor doped semiconductor in the surrounding medium or medium around the local filling solid material to form filling area, using doped region or doping effect on two-dimensional semiconductor characteristics to achieve filling area based on two-dimensional semiconductor electronic devices. The embodiment of the invention of the two-dimensional semiconductor doping on two-dimensional semiconductor not directly, thus can effectively reduce the degradation caused by the doping process of two-dimensional semiconductor damage and the resulting performance of the device, the stability of the device performance after doping.

【技术实现步骤摘要】

本专利技术涉及电子
，特别涉及一种基于二维半导体的电子器件及其制造方法。
技术介绍
新材料、新结构及新技术的应用，如应力硅、高k栅介质、金属栅、鳍栅场效应晶体管(fin field effect transistor，简称FinFET)和超薄沟道场效应晶体管(ultra-thin body field effect transistor，简称UTB FET)等的应用，使得晶体管在尺寸不断缩小的同时还可以实现性能的不断提升。然而随着晶体管尺寸的继续缩小，尤其是在10nm以下的尺寸，现有技术或许已经无法解决器件尺寸的缩小所带来的器件性能退化的问题。二维半导体材料的出现为器件尺寸的缩小带来了新的希望。单层或少数层的二维半导体材料拥有原子级的厚度，作为沟道区材料使用时能够大幅增强栅对沟道的控制力。并且，相比传统半导体材料，二维半导体材料在小尺寸器件中能够有效防止短沟道效应的发生。二维半导体材料的多样性也可以为有不同要求的器件提供多种选择。因此，二维半导体材料被认为是未来集成电路中有望延续摩尔定律的重要材料。对于二维半导体材料而言，如过渡金属硫族化合物(transition metaldichalcogenides，简称TMDs)、三硒化二铋(Bi2Se3)、黑磷等，适当的掺杂不仅能够根据器件的要求实现载流子浓度和类型的调控，而且能够有效降低与金属之间的接触电阻。然而由于单层及少数层的二维半导体本身的厚度很小(单层MoS2的厚度仅为)，传统的半导体掺杂方法——离子注入已不适用于二维半导体材料。现有技术的掺杂方法之一是替位式掺杂。通常做法是在二维半导体的生长过程中引入杂质，使杂质原子以替代二维半导体中某些原子的形式存在于二维半导体的晶格当中。例如，用铌原子替代部分钼原子，实现二硫化钼中掺杂铌原子。替位式掺杂具有稳定的掺杂效果，但会为二维半导体的晶格带来大量损 伤，导致二维半导体的场效应迁移率等电学性能的下降。现有技术的掺杂方法之二是表面电荷转移，在二维半导体表面吸附一些特定的气体、液体分子或固体薄膜，通过吸附的分子与二维半导体之间的电荷转移实现对二维半导体的掺杂。例如，可以通过二氧化氮(NO2)与二硒化钨(WSe2)之间的电荷转移实现对WSe2的p型掺杂，可以通过碳酸铯(Cs2CO3)与二硫化钼(MoS2)之间的电荷转移实现对MoS2的n型掺杂。然而，基于表面电荷转移的掺杂方法容易受到周围环境的影响，导致掺杂效果不稳定。例如，使用NO2对WSe2掺杂后，表面吸附的NO2在空气中难以保持稳定，因此会导致掺杂后器件性能的不稳定。而MoS2表面覆盖的Cs2CO3薄膜在对MoS2沟道有掺杂效应的同时，也会为器件源、漏之间的漏电流提供通道，导致器件漏电流的增加和开关比的减小。现有技术的掺杂方法之三是采用等离子体对二维半导体进行处理，实现对二维半导体掺杂的效果。例如，采用六氟化硫(SF6)等离子体对MoS2进行处理，可以实现对MoS2的p型掺杂。但是等离子体掺杂的过程对二维半导体表面的化学键有损伤作用，因此会对电子器件的电学性能产生负面影响。因此需要进一步探索新的掺杂方法，在实现对二维半导体中载流子浓度和类型有效调控的同时，降低或消除掺杂对二维半导体电学性能方面的负面影响。
技术实现思路
本专利技术实施例提供了基于二维半导体的电子器件及其制造方法。第一方面，提供了一种基于二维半导体的电子器件，所述电子器件包括：绝缘介质层、沟道区、第一电极、第二电极，所述绝缘介质的材料为SiO2或高k介质，所述沟道区为二维半导体层；所述绝缘介质层设置有掺杂区或填充区，所述掺杂区含有对所述二维半导体层具有掺杂效应的掺杂剂，所述填充区填充有对所述二维半导体层具有掺杂效应的固体材料，所述掺杂效应为n型掺杂或p型掺杂；所述二维半导体层位于所述绝缘介质层之上，且所述二维半导体层的至少一部分位于所述掺杂区或所述填充区之上。结合第一方面，在第一种可实现方式中，所述电子器件为场效应晶体管，所述场效应晶体管还包括重掺杂硅层和栅区，所述重掺杂硅层位于所述绝缘介质层之下；所述第一电极为源极，所述第二电极为漏极，所述栅区包括栅介质 和栅电极，所述栅介质位于所述沟道区之上，所述栅电极位于所述栅介质之上。位于沟道区上方的栅区通常也叫做顶栅。结合第一方面的第一种可能的实现方式，在第二种可实现方式中，所述场效应晶体管为CMOS场效应晶体管；所述沟道区包括第一沟道区和第二沟道区，所述源极包括第一源极和第二源极，所述漏极包括第一漏极和第二漏极，所述栅区包括第一栅区和第二栅区，所述掺杂区包括第一掺杂区和第二掺杂区；所述第一掺杂区的掺杂类型为n型掺杂，所述第一沟道区位于所述第一掺杂区之上，所述第一源极和第一漏极位于所述第一沟道区的两侧，所述第一栅区包括第一栅介质和第一栅电极，所述第一栅介质位于所述第一沟道区之上，所述第一栅电极位于所述第一栅介质之上；这部分构成nFET。所述第二掺杂区的掺杂类型为p型掺杂，所述第二沟道区位于所述第二掺杂区之上，所述第二源极和第二漏极位于所述第二沟道区的两侧，所述第二栅区包括第二栅介质和第二栅电极，所述第二栅介质位于所述第二沟道区之上，所述第二栅电极位于所述第二栅介质之上。这部分构成pFET。结合第一方面的第一种可能的实现方式，在第三种可实现方式中，所述晶体管为栅控P-N结，所述二维半导体在所述绝缘介质层上显示n型导电特性，所述掺杂区的掺杂类型为p型掺杂，所述掺杂区的面积小于所述沟道区的面积；或所述二维半导体在所述绝缘介质层上显示p型导电特性，所述掺杂区的掺杂类型为n型掺杂，所述掺杂区的面积小于所述沟道区的面积。结合第一方面，在第四种可实现方式中，所述电子器件为薄膜晶体管，所述第一电极为源极，所述第二电极为漏极，所述薄膜晶体管还包括栅电极和绝缘衬底，所述栅电极位于所述绝缘衬底之上，所述绝缘介质层位于所述栅电极之上。第二方面，提供一种制造基于二维半导体的电子器件的方法，包括：在绝缘介质层形成掺杂区或填充区，所述绝缘介质的材料为SiO2或高k介质，所述掺杂区含有对所述二维半导体层具有掺杂效应的掺杂剂，所述填充区填充有对所述二维半导体具有掺杂效应的固体材料；将二维半导体层转移至所述绝缘介质层之上；根据所述器件尺寸及所述掺杂区的面积对所述二维半导体进行刻蚀，形成沟道区；在所述刻蚀后的二维半导体两侧形成第一电极和第二 电极。结合第二方面，在第一种可能的实现方式中，所述电子器件为场效应晶体管，在绝缘介质层形成掺杂区或填充区之前还包括：在重掺杂硅层上形成所述绝缘介质层；在所述刻蚀后的二维半导体两侧形成所述第一电极和第二电极之后还包括：在所述沟道区之上形成栅介质；在所述栅介质上形成栅电极；所述第一电极为源极，所述第二电极为漏极。结合第二方面的第一种可能的实现方式，在第二种可实现方式中，所述晶体管为栅控P-N结，所述二维半导体在所述绝缘介质层上显示n型导电特性，所述掺杂区的掺杂类型为p型掺杂，所述掺杂区的面积小于所述沟道区的面积；或所述二维半导体在所述绝缘介质层上显示p型导电特性，所述掺杂区的掺杂类型为n型掺杂，所述掺杂区的面积小于所述沟道区的面积。结合第二方面，在第三种可能的实现方式中，所述电子器件为薄膜晶体管，在绝缘介质层形成掺杂区或填充区之前还包括：在绝本文档来自技高网...

【技术保护点】
一种基于二维半导体的电子器件，其特征在于，包括：绝缘介质层、沟道区、第一电极、第二电极，所述绝缘介质的材料为SiO2或高k介质，所述沟道区为二维半导体层；所述绝缘介质层设置有掺杂区或填充区，所述掺杂区含有对所述二维半导体层具有掺杂效应的掺杂剂，所述填充区填充有对所述二维半导体层具有掺杂效应的固体材料，所述掺杂效应为n型掺杂或p型掺杂；所述二维半导体层位于所述绝缘介质层之上，且所述二维半导体层的至少一部分位于所述掺杂区或所述填充区之上；所述第一电极和第二电极位于所述沟道区的两侧。

【技术特征摘要】
1.一种基于二维半导体的电子器件，其特征在于，包括：绝缘介质层、沟道区、第一电极、第二电极，所述绝缘介质的材料为SiO2或高k介质，所述沟道区为二维半导体层；所述绝缘介质层设置有掺杂区或填充区，所述掺杂区含有对所述二维半导体层具有掺杂效应的掺杂剂，所述填充区填充有对所述二维半导体层具有掺杂效应的固体材料，所述掺杂效应为n型掺杂或p型掺杂；所述二维半导体层位于所述绝缘介质层之上，且所述二维半导体层的至少一部分位于所述掺杂区或所述填充区之上；所述第一电极和第二电极位于所述沟道区的两侧。2.根据权利要求1任意一项所述的电子器件，其特征在于，所述电子器件为场效应晶体管，所述场效应晶体管还包括重掺杂硅层和栅区，所述重掺杂硅层位于所述绝缘介质层之下；所述第一电极为源极，所述第二电极为漏极，所述栅区包括栅介质和栅电极，所述栅介质位于所述沟道区之上，所述栅电极位于所述栅介质之上。3.根据权利要求2所述的电子器件，其特征在于，所述晶体管为CMOS场效应晶体管；所述沟道区包括第一沟道区和第二沟道区，所述源极包括第一源极和第二源极，所述漏极包括第一漏极和第二漏极，所述栅区包括第一栅区和第二栅区，所述掺杂区包括第一掺杂区和第二掺杂区；所述第一掺杂区的掺杂类型为n型掺杂，所述第一沟道区位于所述第一掺杂区之上，所述第一源极和第一漏极位于所述第一沟道区的两侧，所述第一栅区包括第一栅介质和第一栅电极，所述第一栅介质位于所述第一沟道区之上，所述第一栅电极位于所述第一栅介质之上；所述第二掺杂区的掺杂类型为p型掺杂，所述第二沟道区位于所述第二掺杂区之上，所述第二源极和第二漏极位于所述第二沟道区的两侧，所述第二栅区包括第二栅介质和第二栅电极，所述第二栅介质位于所述第二沟道区之上，所述第二栅电极位于所述第二栅介质之上。4.根据权利要求2所述的电子器件，其特征在于，所述晶体管为栅控P-N结，所述二维半导体在所述绝缘介质层上显示n型导电特性，所述掺杂区的掺杂类型为p型掺杂，所述掺杂区的面积小于所述沟道区的面积；或所述二维半导体在所述绝缘介质层上显示p型导电特性，所述掺杂区的掺杂类型为n型掺杂，所述掺杂区的面积小于所述沟道区的面积。5.根据权利要求1的电子器件，其特征在于，所述电子器件为薄膜晶体管，所述第一电极为源极，所述第二电极为漏极，所述薄膜晶体管还包括栅电极和绝缘衬底，所述栅电极位于所述绝缘衬底之上，所述绝缘介质层位于所述栅电极之上。6.根据权利要求1-5任意一项所述的电子器件，其特征在于，所述二维半导体材料为以下中的任意一种：MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、SnO、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe、Bi2Se3、石墨烯、黑磷、砷烯、锑烯、锗烯、锡烯和硅烯。7.根据权利要求1-6任意一项所述的电子器件，其特征在于，所述高k介质包括以下中的任意一种：Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2、CaO、ZrO2、La2O3、BaO、MgO、HfSiOx、ZrSiOx、HfLaOx、HfZr...

【专利技术属性】
技术研发人员：杨雯，张日清，夏禹，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44