数据接收电路以及半导体装置制造方法及图纸

本公开实施例提供一种数据接收电路以及半导体装置，数据接收电路包括：多条数据路径；第i数据路径包括：放大电路，被配置为，放大输入数据的电压以及参考电压之间的压差并输出第一信号对；采样电路，被配置为，接收相应的采样时钟，对第一信号对进行采样并输出第二信号对；第一编码电路，被配置为，接收N条数据路径输出的第二信号对，对接收到的所有第二信号对进行编码处理，并输出第一控制信号，N≤M；第一调节电路，被配置为，接收第一控制信号，并响应于第一控制信号调整第i数据路径中的第一信号对。本公开实施例能够在对基于先前传输的多位输入数据进行判决反馈均衡的同时，降低功耗且提升输入数据传输速度。

【技术实现步骤摘要】

本公开实施例涉及半导体，特别涉及一种数据接收电路以及半导体装置。

技术介绍

1、在存储器应用中，随着信号传输速率越来越快以及时钟频率的增大，输入数据信道损耗对信号质量的影响越来越大，容易导致码间干扰(isi，intersymbolinterference)。isi是指由于输入数据信道的带宽的限制而引起的先前传输的输入数据影响当前传输的输入数据的传输的现象。目前通常利用均衡电路对输入数据信道进行补偿，以期降低码间干扰带来的不良影响，均衡电路可以选择ctle(continuous time linearequalizer，连续线性均衡电路)或dfe(decision feedback equalizer，判决反馈均衡电路)。

2、然而，目前采用的均衡电路相对复杂，影响输入数据传输速度。

技术实现思路

1、本公开实施例提供一种数据接收电路以及半导体装置，至少有利于在降低码间干扰问题的同时，减小电路复杂度，提升输入数据传输速度。

2、根据本公开一些实施例中，本公开实施例一方面提供一种数据接收电本文档来自技高网...

【技术保护点】

1.一种数据接收电路，其特征在于，包括：

2.如权利要求1所述的数据接收电路，其特征在于，所述第i数据路径的所述第一编码电路接收除第i-1数据路径以外的至少两条所述数据路径输出的所述第二信号对，所述第1数据路径的所述第一编码电路接收除所述第M数据路径以外的至少两条所述数据路径输出的所述第二信号对；其中，1＜i≤M，M≥3。

3.如权利要求2所述的数据接收电路，其特征在于，第i-1数据路径的所述第一编码电路接收所述第i-1数据路径输出的所述第二信号对以及所述第i数据路径输出的所述第二信号对；所述第M数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以...

【技术特征摘要】

1.一种数据接收电路，其特征在于，包括：

2.如权利要求1所述的数据接收电路，其特征在于，所述第i数据路径的所述第一编码电路接收除第i-1数据路径以外的至少两条所述数据路径输出的所述第二信号对，所述第1数据路径的所述第一编码电路接收除所述第m数据路径以外的至少两条所述数据路径输出的所述第二信号对；其中，1＜i≤m，m≥3。

3.如权利要求2所述的数据接收电路，其特征在于，第i-1数据路径的所述第一编码电路接收所述第i-1数据路径输出的所述第二信号对以及所述第i数据路径输出的所述第二信号对；所述第m数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及所述第m数据路径输出的所述第二信号对。

4.如权利要求2所述的数据接收电路，其特征在于，所述第m数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及第2数据路径输出的所述第二信号对；所述第i-1数据路径的所述第一编码电路接收所述第i数据路径输出的所述第二信号对和第i+1数据路径输出的所述第二信号对，i+1＜m；第m-1数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及所述第m数据路径输出的所述第二信号对。

5.如权利要求3或4所述的数据接收电路，其特征在于，m为4，所述相位差为90°。

6.如权利要求1所述的数据接收电路，其特征在于，所述第i数据路径的所述第一编码电路接收包括所述第i数据路径输出的所述第二信号对，所述第1数据路径的所述第一编码电路接收包括所述第1数据路径输出的所述第二信号对；其中，1＜i≤m，m≥3。

7.如权利要求1所述的数据接收电路，其特征在于，n＝m。

8....

【专利技术属性】
技术研发人员：李思曼，严允柱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：