【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种三维半导体存储装置及其形成方法。
技术介绍
1、二维半导体存储装置的集成度主要由存储单元占据的面积决定，因此其集成度在很大程度上受精细图案形成技术水平的影响。为了克服精细图案技术水平对半导体存储装置集成度的限制，近来已经提出了包括三维布置的存储单元的三维半导体存储装置。
2、然而，传统的三维半导体存储装置及其形成方法仍存在一定的缺陷，如何进一步提高三维半导体存储装置的集成度和可靠性，成为了目前亟需解决的问题。
技术实现思路
1、有鉴于此，本公开实施例为解决现有技术中存在的至少一个问题而提供一种三维半导体存储装置及其形成方法。
2、为达到上述目的，本公开实施例的技术方案是这样实现的：
3、第一方面，本公开实施例提供一种三维半导体存储装置的形成方法，所述方法包括：
4、在衬底上形成存储堆叠结构，并在所述存储堆叠结构中形成隔离结构；所述隔离结构将所述存储堆叠结构分隔成导电线区域和存储区域；
5、蚀刻所述隔离结构，以形成暴露所述存储区域中的电容区域和所述衬底的多个第一开口；所述第一开口的底面低于所述衬底的顶面；
6、在所述电容区域形成沿第一方向和第二方向阵列排布的电容结构；所述电容结构的第一电极暴露于所述第一开口中；所述电容结构沿第三方向延伸；
7、在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构。
8、在一种可选的实施方式中，所述在所述
9、在所述存储区域中的晶体管区域形成沿所述第一方向和所述第二方向阵列排布的有源结构；所述有源结构沿第三方向延伸，所述有源结构包括第一源漏区、沟道区和第二源漏区；所述电容结构的第二电极与所述有源结构中的所述第一源漏区电连接。
10、在一种可选的实施方式中，所述三维半导体存储装置的形成方法还包括：
11、蚀刻所述隔离结构，以形成暴露所述沟道区的第二开口；所述第二开口的底部与所述衬底之间的隔离结构构成浅沟槽隔离结构；所述浅沟槽隔离结构在所述第一方向上的厚度大于所述衬底与所述存储堆叠结构之间的初始氧化层的厚度；
12、在所述第二开口中形成沿所述第一方向延伸的字线结构；
13、在所述导电线区域形成沿所述第一方向排布，沿所述第二方向延伸，并与所述第二源漏区电连接的位线结构。
14、在一种可选的实施方式中，所述三维半导体存储装置的形成方法还包括：
15、蚀刻所述隔离结构，以形成暴露所述第二源漏区的第三开口；所述第三开口的底部与所述衬底之间的隔离结构构成浅沟槽隔离结构；所述浅沟槽隔离结构在所述第一方向上的厚度大于所述衬底与所述存储堆叠结构之间的初始氧化层的厚度；
16、在所述第三开口中形成多个沿所述第一方向延伸的位线结构，所述位线结构与所述第二源漏区电连接；
17、在所述导电线区域中形成沿所述第一方向排布，沿所述第二方向延伸，并位于所述沟道区两侧的字线结构。
18、在一种可选的实施方式中，所述电容结构沿所述第三方向对称分布于所述位线结构两侧；或者，所述电容结构分布于所述位线结构一侧。
19、在一种可选的实施方式中，所述在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构，包括：
20、在所述第一开口暴露的所述衬底表面依次形成金属硅化物层和粘合层；
21、在所述粘合层上沉积所述导电材料以填充所述第一开口；所述导电材料包括多晶硅。
22、在一种可选的实施方式中，所述在所述存储堆叠结构中形成隔离结构，包括：
23、在所述第一方向上蚀刻初始堆叠结构，以形成多个贯穿所述初始堆叠结构并暴露所述衬底的隔离沟槽；
24、在所述隔离沟槽中填充绝缘材料以形成所述隔离结构。
25、在一种可选的实施方式中，所述存储堆叠结构包括沿所述第一方向交替层叠的介质层和半导体层；所述在所述电容区域形成沿所述第一方向和第二方向阵列排布的电容结构，包括：
26、在所述第三方向上蚀刻所述介质层，以形成暴露所述电容区域的所述半导体层的第四开口，所述第四开口与所述第一开口连通；
27、在所述第一开口和所述第四开口暴露的所述半导体层表面依次形成所述电容结构的所述第二电极、电容电介质层和所述第一电极。
28、在一种可选的实施方式中，所述在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构，包括：
29、在所述第一开口中及所述电容结构之间填充所述导电材料，以形成所述公共端引出结构。
30、第二方面，本公开实施例提供一种三维半导体存储装置，所述三维半导体存储装置包括：
31、衬底；
32、位于所述衬底上的存储结构；
33、所述存储结构包括沿第一方向和第二方向阵列排布的电容结构；所述电容结构沿第三方向延伸；所述第一方向为所述衬底的厚度方向，所述第二方向和所述第三方向均与所述第一方向垂直；
34、公共端引出结构，所述公共端引出结构的底面低于所述衬底的顶面；所述公共端引出结构与所述电容结构的第一电极和所述衬底电连接。
35、在一种可选的实施方式中，所述存储结构还包括：
36、沿所述第三方向延伸的有源结构；所述有源结构包括沿所述第三方向依次排列的第一源漏区、沟道区和第二源漏区；所述电容结构的第二电极与所述第一源漏区电连接。
37、在一种可选的实施方式中，所述三维半导体存储装置还包括：
38、字线结构，沿所述第一方向延伸；所述字线结构位于所述沟道区沿所述第二方向相对的两侧；
39、浅沟槽隔离结构，位于所述字线结构与所述衬底之间；所述浅沟槽隔离结构在所述第一方向上的厚度大于初始氧化层的厚度；所述初始氧化层位于所述衬底和所述存储结构之间；
40、位线结构，沿所述第一方向排布，沿所述第二方向延伸，并与所述第二源漏区电连接。
41、在一种可选的实施方式中，所述三维半导体存储装置还包括：
42、位线结构，沿所述第一方向延伸；所述位线结构与所述第二源漏区电连接；
43、浅沟槽隔离结构，位于所述位线结构的底部与所述衬底之间；所述浅沟槽隔离结构在所述第一方向上的厚度大于初始氧化层的厚度；所述初始氧化层位于所述衬底和所述存储结构之间；
44、字线结构，沿所述第一方向排布，沿所述第二方向延伸，并位于所述沟道区的两侧。
45、在一种可选的实施方式中，所述电容结构沿所述第三方向对称分布于所述位线结构的两侧；或者，所述电容结构位于所述位线结构的一侧。
46、在一种可选的实施方式中，所述三维半导体存储装置还包括：
47、金属硅化物层，位于所述公共端引出结构与所述衬本文档来自技高网...
【技术保护点】
1.一种三维半导体存储装置的形成方法，其特征在于，包括：
2.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述电容区域形成沿所述第一方向和第二方向阵列排布的电容结构之前，还包括：
3.根据权利要求2所述的三维半导体存储装置的形成方法，其特征在于，还包括：
4.根据权利要求2所述的三维半导体存储装置的形成方法，其特征在于，还包括：
5.根据权利要求3或4所述的三维半导体存储装置的形成方法，其特征在于，所述电容结构沿所述第三方向对称分布于所述位线结构两侧；或者，所述电容结构分布于所述电容结构一侧。
6.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构，包括：
7.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述存储堆叠结构中形成隔离结构，包括：
8.根据权利要求2所述的三维半导体存储装置的形成方法，其特征在于，所述存储堆叠结构包括沿所述第一方向交替层叠的介质层和
9.根据权利要求8所述的三维半导体存储装置的形成方法，其特征在于，所述在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构，包括：
10.一种三维半导体存储装置，其特征在于，包括：
11.根据权利要求10所述的三维半导体存储装置，其特征在于，所述存储结构还包括：
12.根据权利要求11所述的三维半导体存储装置，其特征在于，还包括：
13.根据权利要求11所述的三维半导体存储装置，其特征在于，还包括：
14.根据权利要求12或13所述的三维半导体存储装置，其特征在于，所述电容结构沿所述第三方向对称分布于所述位线结构的两侧；或者，所述电容结构位于所述位线结构的一侧。
15.根据权利要求11所述的三维半导体存储装置，其特征在于，还包括：
...【技术特征摘要】
1.一种三维半导体存储装置的形成方法，其特征在于，包括：
2.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述电容区域形成沿所述第一方向和第二方向阵列排布的电容结构之前，还包括：
3.根据权利要求2所述的三维半导体存储装置的形成方法，其特征在于，还包括：
4.根据权利要求2所述的三维半导体存储装置的形成方法，其特征在于，还包括：
5.根据权利要求3或4所述的三维半导体存储装置的形成方法，其特征在于，所述电容结构沿所述第三方向对称分布于所述位线结构两侧；或者，所述电容结构分布于所述电容结构一侧。
6.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述第一开口中形成将所述电容结构的第一电极电连接至所述衬底的公共端引出结构，包括：
7.根据权利要求1所述的三维半导体存储装置的形成方法，其特征在于，所述在所述存储堆叠结构中形成隔离结构，包括：
8.根据权利要求2所述的三维半导体存...
【专利技术属性】
技术研发人员：李晓杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。