一种具有变k埋层的高耐压低比导横向部分超结功率器件制造技术

本发明专利技术涉及的高耐压低比导部分超结功率器件属于半导体功率器件技术领域。本发明专利技术是在常规部分超结结构中引入变k埋层，在开态时，部分超结提供电流的低阻通道，降低器件的比导通电阻；关态时，低k埋层可以提高器件的纵向电场从而提高器件的耐压。本发明专利技术从源到漏浓度增加的超结中的N条可以抑制超结的衬底辅助耗尽效应，实现超结层的电荷平衡。采用本发明专利技术可获得各种性能优良的具有变k埋层的高耐压低比导横向部分超结半导体功率器件。

【技术实现步骤摘要】
一种具有变k埋层的高耐压低比导横向部分超结功率器件
本专利技术涉及的高耐压低比导变k埋层部分超结功率器件属于功率半导体器件

技术介绍
LDMOS器件已经被广泛应用于不同的高压领域，如开关电源和功率放大器。但是由于受到漂移区长度和浓度的限制，LDMOS的比导和耐压存在着“硅极限”的问题，这极大地限制了它在高压领域中的应用。超结的专利技术打破了传统功率MOSFET器件的“硅极限”，将Ron,sp与BV的关系由传统的2.5次方变为1.32次方。并且部分超结结构相比于全超结结构，它可以在相同深宽比条件下实现更低的比导，且有利于器件的反向恢复。但是传统的超结器件存在着衬底辅助耗尽效应，这将会使得器件的横向和纵向耐压降低。SOI技术以其理想的介质隔离性，相对简单的介质隔离工艺等优点，被引入SJLDMOS中。但是SOI具有较低的纵向击穿电压从而抑制了它的发展。
技术实现思路
本专利技术所要解决的，就是针对上述部分超结SOI高压功率器件存在的衬底辅助耗尽和低的纵向耐压问题，提出一种超低比导通电阻的横向高压器件。本专利技术在于通过在超结里面的N条中引入从源到漏浓度增加的线性变掺杂N条对超结中的N条进行电荷补偿，抑制衬底辅助耗尽效应，缓解器件比导通电阻和耐压之间的关系。此外，为了能够避免器件纵向击穿电压钳位横向击穿电压，考虑到介质场增强效应（当减小埋层的介电系数时，埋层电场就会提高），该结构还在漏极电压下面引入低k介质埋层，提高器件的埋层电场，从而提高器件纵向电压。本专利技术的技术方案为：一种具有变k埋层的高耐压低比导横向部分超结功率器件，其元胞结构包括P型衬底1、P型重掺杂区21、P型体区22、P型掺杂条23、第一N型重掺杂区31、第二N型重掺杂区32、N型掺杂条34、栅氧化层41、SiO2埋层42、源极电极51、多晶硅52、漏极电极53、衬底电极54、低k埋层61；所述P型衬底1上表面设置SiO2埋层42和低k埋层61；所述SiO2埋层42上表面设置P型体区22、N型掺杂条34和P型掺杂条23；所述P型体区22里面设置有P型重掺杂区21和第一N型重掺杂区31；所述P型体区22上表面设置有源极电极51和栅氧化层41；所述栅氧化层41上表面设置有多晶硅52；所述低k埋层61上表面设置有N型掺杂区33；所述N型掺杂区33里面设置有第二N型重掺杂区32；所述第二N型重掺杂区32上表面设置有漏极电极53。作为优选方式，P型重掺杂区21右表面与第一N型重掺杂区31左表面相接触，并且P型重掺杂区21左表面与P型体区22部分左表面相接触。作为优选方式，源极电极51设置在P型重掺杂区21和第一N型重掺杂区31的上表面，其右端覆盖部分的第一N型重掺杂区31。作为优选方式，栅氧化层41左端覆盖了部分第一N型重掺杂区31并且与源极电极51相互独立，右端覆盖了部分N型掺杂34和P型掺杂条23。作为优选方式，N型掺杂条34和P型掺杂条23沿Z轴方向排列，沿X轴和Y轴方向平行。作为优选方式，N型掺杂区33左表面与N型掺杂条34和P型掺杂条23右表面相接触。作为优选方式，第二N型重掺杂区32右表面与N型掺杂区33部分右表面相接触，下表面在N型掺杂区33体内。作为优选方式，第二N型重掺杂区32上表面设置有漏极电极53。本专利技术的有益效果为：首先引入了交替掺杂的P条23和N条34，构成部分超结结构；其次针对部分超结器件存在的衬底辅助耗尽效应在对N条34采用从源到漏浓度增加的线性变掺杂，另外由于SOI技术理想的介质隔离性，相对简单的介质隔离工艺等优点从而引入了SiO2埋层，但是针对SiO2纵向耐压低的问题引入了低k埋层。在关态时，超结层提高器件横向耐压，低k埋层提高器件纵向耐压。在开态时，高浓度的漂移区可以提供电子的低阻通道。因为超结可以使用浅结深，本专利技术结构兼容标准的CMOS工艺，在工艺上容易实现。附图说明图1是本专利技术实施例1的一种具有变k埋层的高耐压低比导横向部分超结功率器件结构示意图；图2是本专利技术实施例2中将SiO2埋层换成高K埋层和SiO2埋层的一种示例结构图；图3是本专利技术实施例3中将部分超结中的P条换成高K材料的一种示例结构示意图；图4是本专利技术实施例4中令部分超结中的N条宽度大于P条宽度的一种示例结构示意图；图5是本专利技术实施例5中将部分超结改成完全超结的一种示例结构示意图；图6是本专利技术实施例6中的部分超结改成完全超结并且将超结中P条换成高K材料的一种示例结构示意图；图7是本专利技术实施例7中的部分超结改成完全超结并且令超结中N条的宽度大于P条的宽度的一种示例结构示意图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1如图1所示，一种高耐压横向超结器件，其元胞结构包括P型衬底1、P型重掺杂区21、P型体区22、P型掺杂条23、第一N型重掺杂区31、第二N型重掺杂区32、N型掺杂条34、栅氧化层41、SiO2埋层42、源极电极51、多晶硅52、漏极电极53、衬底电极54、低k埋层61；所述P型衬底1上表面设置有SiO2埋层42和低k埋层61；所述SiO2埋层42上表面设置有P型体区22和沿Z方向排列沿X轴和Y轴方向平行的P型掺杂条23和N型掺杂条34；所述P型体区22内设置有相互独立的第一N型重掺杂区31和P型重掺杂区21；所述P型体区22的上表面设置有源极电极51和栅氧化层41，源极电极51右端和栅氧化层41左端覆盖部分第一N型重掺杂区31；所述源极电极51左端完全覆盖P型重掺杂区21，栅氧化层41右端覆盖部分N型掺杂条34和P型掺杂条23，源极电极51和栅氧化层41相互独立；所述栅氧化层41上表面设置有多晶硅52；所述低k埋层61上表面设置有N型掺杂区33；所述N型掺杂区33内设置有第二N型重掺杂区32，其右表面与N型掺杂区33部分右表面相接触，下表面和左表面在N型掺杂区33内部；所述第二N型重掺杂区32上表面设置有漏极电极53；所述衬底下表面设置有衬底电极54。实施例2：如图2所示，本实施例和实施例1基本相同，区别在于：将SiO2埋层换成高K埋层和SiO2埋层。实施例3：如图3所示，本实施例和实施例1基本相同，区别在于：将部分超结中的P条换成高K掺杂。实施例4：如图4所示，本实施例和实施例1基本相同，区别在于：令部分超结中N条的宽度大于P条的宽度。实施例5：如图5所示，本实施例和实施例1基本相同，区别在于：将部分超结改成全超结。实施例6：如图6所示，本实施例和实施例3基本相同，区别在于：将部分超结改成全超结。实施例7：如图7所示，本实施例和实施例4基本相同，区别在于：将部分超结改成全超结。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本专利技术的精神或范围的情况下，在其它实施例中实现。因此，本专利技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。本文档来自技高网...

【技术保护点】
1.高耐压低比导的变k埋层部分超结器件，其特征在于：其元胞结构包括P型衬底（1）、P型重掺杂区（21）、P型体区（22）、P型掺杂条（23）、第一N型重掺杂区（31）、第二N型重掺杂区（32）、N型掺杂区（33）、N型掺杂条（34）、栅氧化层（41）、SiO2埋层（42）、源极电极（51）、多晶硅（52）、漏极电极（53）、衬底电极（54）、低k埋层（61）；所述P型衬底（1）下表面设置有衬底电极（54）；所述P型衬底（1）上表面设置SiO2埋层（42）和低k埋层（61）；所述SiO2埋层（42）上表面设置P型体区（22）、N型掺杂条（34）和P型掺杂条（23）；所述P型体区（22）里面设置有P型重掺杂区（21）和第一N型重掺杂区（31）；所述P型体区（22）上表面设置有源极电极（51）和栅氧化层（41）；所述栅氧化层（41）上表面设置有多晶硅（52）；所述低k埋层（61）上表面设置有N型掺杂区（33）；所述N型掺杂区（33）里面设置有第二N型重掺杂区（32）；所述第二N型重掺杂区（32）上表面设置有漏极电极（53）。

【技术特征摘要】
1.高耐压低比导的变k埋层部分超结器件，其特征在于：其元胞结构包括P型衬底（1）、P型重掺杂区（21）、P型体区（22）、P型掺杂条（23）、第一N型重掺杂区（31）、第二N型重掺杂区（32）、N型掺杂区（33）、N型掺杂条（34）、栅氧化层（41）、SiO2埋层（42）、源极电极（51）、多晶硅（52）、漏极电极（53）、衬底电极（54）、低k埋层（61）；所述P型衬底（1）下表面设置有衬底电极（54）；所述P型衬底（1）上表面设置SiO2埋层（42）和低k埋层（61）；所述SiO2埋层（42）上表面设置P型体区（22）、N型掺杂条（34）和P型掺杂条（23）；所述P型体区（22）里面设置有P型重掺杂区（21）和第一N型重掺杂区（31）；所述P型体区（22）上表面设置有源极电极（51）和栅氧化层（41）；所述栅氧化层（41）上表面设置有多晶硅（52）；所述低k埋层（61）上表面设置有N型掺杂区（33）；所述N型掺杂区（33）里面设置有第二N型重掺杂区（32）；所述第二N型重掺杂区（32）上表面设置有漏极电极（53）。2.根据权利要求1所述的高耐压低比导的变k埋层部分超结器件，其特征在于：所述P型重掺杂区（21）右表面与第一N型重掺杂区（31）左表面相接触，并且P型重掺...

【专利技术属性】
技术研发人员：吴丽娟，吴怡清，朱琳，黄也，雷冰，张银艳，
申请(专利权)人：长沙理工大学，
类型：发明
国别省市：湖南,43