一种堆叠式单基岛SIP封装工艺制造技术

本发明专利技术公开了一种堆叠式单基岛SIP封装工艺，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、在框架上焊接引脚组，切除掉引脚连接端形成引线框架；步骤三、在引线框架的单基岛上点软焊料；步骤四、在点有软焊料的单基岛上贴上第一芯片，然后加热融化软焊料将第一芯片与引线框架焊接；步骤五、在第一芯片的表面点绝缘胶；步骤六、在第一芯片的表面贴上第二芯片，通过绝缘胶浆第二芯片与第一芯片粘接在一起；步骤七、通过金属线将第一芯片与第二芯片连接、第一芯片与引脚连接、第二芯片与引脚连接；步骤八、完成后续的包封、清洗、切割工序。本发明专利技术的封装工艺，能够提高集成电路的散热性能，解决了电源管理芯片占用空间大的问题。

【技术实现步骤摘要】

本专利技术属于半导体封装
，具体涉及一种堆叠式单基岛SIP封装工艺，主要应用于手机充电器及LED恒流电源中所用的智能控制集成电路。
技术介绍
目前，手机充电器及LED恒流电源中所用的智能控制集成电路的封装形式为DIP8L、DIP7L、SOP8L、SOP7L等，技术原理为双基岛引线框架：一个基岛贴主控芯片，一个基岛贴MOS芯片。但是，随着手机充电机的功率越来越大，现有技术由于采用了原有的封装形式，在日渐快充化，大功率化的手机充电器，LED控制领域，已经不能满足需求：1、大功率化以后，原有的封装形式散热不良，目前SOP系列只能做到7-8W，DIP系列只能做到7-15W左右，如果功率过大则容易造成过热损坏；2、功率加大后，MOS芯片的面积也会加大，由于原封装形式采用双基岛水平排列，大功率的MOS芯片尺寸无法贴在现有的封装框架基岛上。
技术实现思路
本专利技术的目的在于：针对现有技术中存在的问题，提供一种堆叠式单基岛SIP封装工艺，采用单基岛框架、芯片堆叠式固定的封装方式，有助于芯片功率提升。为了实现上述目的，本专利技术采用的技术方案为：一种堆叠式单基岛SIP封装工艺，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；步骤三、在引线框架的单基岛上点软焊料；步骤四、在点有软焊料的单基岛上贴上第一芯片，然后加热到260-300℃融化软焊料将第一芯片与引线框架焊接在一起；步骤五、在第一芯片的表面点绝缘胶；步骤六、在第一芯片的表面贴上第二芯片，通过绝缘胶浆第二芯片与第一芯片粘接在一起；步骤七、通过金属线将第一芯片与第二芯片连接、第一芯片与引脚连接、第二芯片与引脚连接；步骤八、完成后续的包封、清洗、切割工序；其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构，倾斜结构的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。优选地，所述的第一芯片为MOS芯片，第二芯片为主控芯片。优选地，所述的软焊料为锡铅焊料。优选地，所述的步骤四中，软焊料的加热融化温度优选为280℃。由于采用了上述技术方案，本专利技术的有益效果是：1.本专利技术的引脚封装采用间隔1.27mm的并排间隔，然后通过间隔进行折弯，使得同列的引脚之间形成2.54mm间隔，从而提供一种全新的SIP封装形式。2.本专利技术采用了单基岛框架，并通过软焊料来焊接第一芯片，然后通过绝缘胶在第一芯片表面粘接第二芯片，第一芯片与框架之间焊接固定所采用的软焊料比导电胶具有先天性的导热优势，可以将芯片的工作温度降低5-10℃；由于上述SIP封装形式，可扩大封装尺寸，双芯片堆叠式固定，占用空间小，解决了双芯片水平排列占用空间的问题，同时采用单排脚的引脚焊接到电路板上后，能够节省整个模块的空间。3.本专利技术的框架背部通常贴装散热元件，通过将框架背部的底部设置成倾斜的结构，从而增加了散热元件与引脚之间的爬电距离，进而提高了整个封装的安全性，有效的避免了散热元件与引脚之间形成爬电现象。附图说明图1是本专利技术的堆叠式单基岛SIP封装工艺的制作过程图，其中，a为引脚制作示意图，b为点软焊料的框架示意图，c为贴第一芯片示意图，d为点绝缘胶示意图，e为贴第二芯片示意图，f为金线连接示意图。图2是本专利技术的堆叠式单基岛SIP封装工艺后的封装外形示意图，其中，a为封装外形主视图，b为封装外形左视图，c为封装外形俯视图。图3是本专利技术的引脚制作后的分布图。附图标记：1-软焊料，2-第一芯片，3-绝缘胶，4-第二芯片,5-芯片引脚，6-倾斜结构。具体实施方式参照图1-3，本专利技术的一种堆叠式单基岛SIP封装工艺，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚5，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚5横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；步骤三、在引线框架的单基岛上点软焊料1；步骤四、在点有软焊料1的单基岛上贴上第一芯片2，然后加热到260-300℃融化软焊料1将第一芯片2与引线框架焊接在一起；步骤五、在第一芯片2的表面点绝缘胶3；步骤六、在第一芯片2的表面贴上第二芯片4，通过绝缘胶3浆第二芯片4与第一芯片2粘接在一起；步骤七、通过金属线将第一芯片2与第二芯片4连接、第一芯片2与引脚连接、第二芯片4与引脚连接；步骤八、完成后续的包封、清洗、切割工序；其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构6，倾斜结构6的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。本专利技术中，第一芯片2与引线框架的固定采用软焊料1进行焊接固定，软焊料1为锡铅焊料，通过在280℃的加热温度下，将锡铅焊料融化，使得第一芯片2与引线框架之间牢牢的焊接固定在一起，利用锡铅焊料具有优良的导热性和导电性，同时降低了温度和导通阻抗，使得第一芯片2的工作温度可以降低5-10℃。本实施例中，第一芯片2为MOS芯片，第二芯片4为主控芯片。MOS芯片体积较大，主控芯片采用堆叠方式用绝缘胶3粘接固定在MOS芯片上，完全不占用空间，利用单基岛即可实现，解决了封装占用空间的问题。如图2所示，本专利技术采用单排脚的封装，焊接到电路板上，能够有效节约整个模块的空间。采用本专利技术的封装形式的智能控制集成电路，在不改变现有手机充电器、LED电源等模组体积的前提下，可以使电源管理芯片的功率做到10W-100W左右。同时可有效降低电源的温度，提高电源的使用寿命及稳定性。本文档来自技高网...

【技术保护点】
一种堆叠式单基岛SIP封装工艺，其特征在于，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚(5)，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚(5)横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；步骤三、在引线框架的单基岛上点软焊料(1)；步骤四、在点有软焊料(1)的单基岛上贴上第一芯片(2)，然后加热到260‑300℃融化软焊料(1)将第一芯片(2)与引线框架焊接在一起；步骤五、在第一芯片(2)的表面点绝缘胶(3)；步骤六、在第一芯片(2)的表面贴上第二芯片(4)，通过绝缘胶(3)浆第二芯片(4)与第一芯片(2)粘接在一起；步骤七、通过金属线将第一芯片(2)与第二芯片(4)连接、第一芯片(2)与引脚连接、第二芯片(4)与引脚连接；步骤八、完成后续的包封、清洗、切割工序；其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构(6)，倾斜结构(6)的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。

【技术特征摘要】
1.一种堆叠式单基岛SIP封装工艺，其特征在于，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚(5)，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚(5)横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；步骤三、在引线框架的单基岛上点软焊料(1)；步骤四、在点有软焊料(1)的单基岛上贴上第一芯片(2)，然后加热到260-300℃融化软焊料(1)将第一芯片(2)与引线框架焊接在一起；步骤五、在第一芯片(2)的表面点绝缘胶(3)；步骤六、在第一芯片(2)的表面贴上第二芯片(4)，通过绝缘胶(3)浆第二芯片(4)...

【专利技术属性】
技术研发人员：邓云卫，
申请(专利权)人：华蓥旗邦微电子有限公司，
类型：发明
国别省市：四川;51