堆叠式芯片的制法制造技术

一种堆栈式芯片的制法，可使制造成本较低、良率较高，且成品的整体厚度较薄；该制法首先制备一第一晶圆以及一第二晶圆；将第一晶圆的芯片切割下来后，挑选质量良好的芯片摆置于一框体，并且于框体内形成一基座，使各芯片与基座相互结合；接着，于基座设置多数导电孔以及多数重布导线，各重布导线电性连通于各导电孔以及各芯片的接点，然后将第二晶圆设于框体，且第二晶圆与框体之间具有一导电体，第二晶圆的各芯片的接点由导电体电性连通于各第一晶圆的芯片的接点，并形成多数堆栈式芯片；最后移除框体，并且分离出该等堆栈式芯片。

【技术实现步骤摘要】

本专利技术与半导体芯片有关，特别是指一种堆栈式芯片的制法与结构。
技术介绍
如图10所示，为一种公知堆栈式芯片(80)的结构，包含有一基板(81)、一第一芯片(82)以及一第二芯片(83)，第一芯片(82)的面积大于第二芯片(83)的面积，第二芯片(83)具有多数接点(84)，各接点(84)设于基板(81)，第一芯片(82)的周缘设有多数焊球(85)，第一芯片(82)设于第二芯片(83)上方，第一芯片(82)的各焊球(85)设于基板(81)，且第一芯片(82)与第二芯片(83)之间具有一结合层(86)，结合层(86)用以固定第一芯片(82)与第二芯片(83)；由此，即可使第一芯片(82)与第二芯片(83)呈相互堆栈状地设于基板(81)。然而，在上述堆栈式芯片(80)的结构中，第一芯片(82)是迭合在第二芯片(83)上方，使得焊球(85)的高度必须大于第二芯片(83)的高度，才能将第一芯片(82)及第二芯片(83)堆栈在基板(81)上，因而使得堆栈式芯片(80)的厚度比较厚，同时也造成整体制造成本较高。
技术实现思路
本专利技术的主要目的在于提供一种堆栈式芯片。本专利技术的另一目的在于提供一种堆栈式芯片的制法，其可提高芯片的生产良率。本专利技术的又一目的在于提供一种堆栈式芯片的制法，经由该制法所制成的芯片的厚度较薄。为实现上述目的，本专利技术提供的堆栈式芯片，包含有一基座，该基座具有多数导电孔以及多数重布导线，各该重布导线电性连通于各该导电孔；一第一芯片，该第一芯片设于该基座，该第一芯片具有多数第一接点，各该第一接点电性连通各该重布导线；一导电体，该导电体设于该基座，使各该重布导线电性连通于该导电体；以及一第二芯片，该第二芯片具有多数第二接点，该第二芯片设于该基座，使各该第二接点由该导电体电性连通于各该第一接点。所述的堆栈式芯片，其中该等重布导线分设于该基座的顶面及底面，位于该顶面的各重布导线电性连接于各该第一接点。所述的堆栈式芯片，其中该基座底面的各重布导线具有一锡球或可焊锡的接点。所述的堆栈式芯片，其中各该第二芯片具有多数重布导线，该第二芯片的各该重布导线电性连通于各该第二接点，该第二芯片的重布导线的分布位置对应于各该基座的重布导线的分布位置。所述的堆栈式芯片，其中该导电体可为异方性导电胶或是锡球。所述的堆栈式芯片，其中该第一芯片的顶面齐平于该基座的顶面。本专利技术提供的堆栈式芯片的制法，包含有下列步骤a.制备一第一晶圆以及一第二晶圆，该第一晶圆具有多数第一芯片，该第二晶圆具有多数第二芯片，各该第一芯片具有多数第一接点，各该第二芯片具有多数第二接点；b.将该等第一芯片自该第一晶圆切割下来后，再摆置于一框体，并且于该框体内形成出一基座，使该等第一芯片与该基座相互结合；c.于该基座设置多数导电孔以及多数重布导线，各该重布导线分别电性连通于各该导电孔与各该第一接点；d.将一导电体设于该基座，使各该重布导线电性连通于该导电体；e.将该第二晶圆设于该框体，使该导电体位于该第二晶圆与该框体之间，各该第二接点电性连通于各该第一芯片的第一接点，以形成多数堆栈式芯片；以及 f.移除该框体，并且分离该等堆栈式芯片。所述堆栈式芯片的制法，于该步骤c中，该等重布导线分设于该基座的顶面及底面，位于该顶面的各重布导线电性连接于各该第一接点。所述堆栈式芯片的制法，于该步骤f时，另于该基座的底面设置多数电性连通于各该导电孔的重布导线，位于该底面的各该重布导线具有一锡球或可焊锡的接点。所述堆栈式芯片的制法，其中各该第二芯片具有多数重布导线，该第二芯片的各该重布导线电性连通于各该第二接点，该第二芯片的重布导线的分布位置对应于各该基座的重布导线的分布位置。所述堆栈式芯片的制法，其中该导电体可为异方性导电胶或是锡球。所述堆栈式芯片的制法，其中该第一芯片的顶面齐平于该基座的顶面。所述堆栈式芯片的制法，其中该框体的面积概同于该第二晶圆的面积。本专利技术提供的堆栈式芯片的制法，还可以包含有下列步骤a.制备一第一晶圆以及一第二晶圆，该第一晶圆具有多数第一芯片，该第二晶圆具有多数第二芯片，各该第一芯片具有多数第一接点，各该第二芯片具有多数第二接点；b.将该等第一芯片自该第一晶圆切割下来后，再分别摆置于该第二晶圆，使各第二芯片的第二接点电性连接于各第一芯片的第一接点；c.将该第二晶圆设于一基座，且于该基座设置多数导电孔以及多数重布导线，各该重布导线分别电性连通于各导电孔以及各第一或第二接点，以形成多数堆栈式芯片；以及d.分离各该堆栈式芯片。附图说明图1为本专利技术一较佳实施例的制法示意图，主要显示第一晶圆的状态；图2为本专利技术一较佳实施例的制法示意图，主要显示第二晶圆的状态； 图3为本专利技术一较佳实施例的制法示意图，主要显示第一芯片设于框体内的状态；图4为本专利技术一较佳实施例的制法示意图，主要显示基座与第一芯片结合于框体内的状态；图5为本专利技术一较佳实施例的制法示意图，主要显示导电孔成形于基座的状态；图6为图5中6-6剖线的剖视图；图7为本专利技术一较佳实施例的制法示意图，主要显示重布导线设于基座的状态；图8为本专利技术一较佳实施例的制法示意图，主要显示第二晶圆设于框体的状态；图9为本专利技术一较佳实施例的示意图，主要显示堆栈式芯片的结构；以及图10为公知用堆栈式芯片的结构示意图。具体实施例方式以下配合附图列举一较佳实施例，用以对本专利技术的制法及功效做详细说明。本较佳实施例所提供堆栈式芯片的制法，包含有下列步骤步骤一、如图1及图2所示，制备一第一晶圆(10)以及一第二晶圆(20)，第一晶圆(10)于切割后形成出多数第一芯片(12)，第二晶圆(20)具有多数第二芯片(22)，各第一芯片(12)具有多数第一接点(14)，各第二芯片(22)具有多数第二接点(24)；第一芯片(12)可为DSP芯片，第二芯片(22)可为CMOS或是CCD形式的影像感应芯片。步骤二、如图3所示，挑出质量良好的第一芯片(12)，再将该等第一芯片(12)摆置于一框体(30)，框体(30)的面积概同于第二晶圆(20)的面积。步骤三、如图4所示，于框体(30)内灌入胶体，待胶体固化形成一基座(32)的后，即可使该等第一芯片(12)由基座(32)结合于框体(30)内部。步骤四、如图5及图6所示，在基座(32)设置多数导电孔(34)，各导电孔(34)贯穿于基座(32)的顶面及底面，该等导电孔(34)平均分布于各第一芯片(12)的外围。步骤五、如图7所示，于基座(32)的顶面设置多数重布导线(36)，各重布导线(36)分别电性连通于各第一芯片(12)的第一接点(14)以及各导电孔(34)。步骤六、如图8所示，于基座(32)及各第一芯片(12)顶面设一导电体(40)，再将第二晶圆(20)贴附于导电体(40)；导电体(40)可为异方性导电胶或是锡球，导电体(40)设置且电性连通于各重布导线(36)，以使各重布导线(36)电性连通于第一芯片(12)的各第一接点(14)；第二芯片(22)的第二接点(24)的位置对应于各重布导线(36)的位置，亦可用于第二芯片(22)设置多数连通第二接点(24)的重布导线，使第二芯片(22)的重布导线的分布位置对应于各基座(32)的重布导线(36)的分布位置；第二晶圆(20)设于导电体(40)时，各第二本文档来自技高网...

【技术保护点】
一种堆栈式芯片，包含有：一基座，该基座具有多数导电孔以及多数重布导线，各该重布导线电性连通于各该导电孔；一第一芯片，该第一芯片设于该基座，该第一芯片具有多数第一接点，各该第一接点电性连通各该重布导线；一导电体，该导电 体设于该基座，使各该重布导线电性连通于该导电体；以及一第二芯片，该第二芯片具有多数第二接点，该第二芯片设于该基座，使各该第二接点由该导电体电性连通于各该第一接点。

【技术特征摘要】
1.一种堆栈式芯片，包含有一基座，该基座具有多数导电孔以及多数重布导线，各该重布导线电性连通于各该导电孔；一第一芯片，该第一芯片设于该基座，该第一芯片具有多数第一接点，各该第一接点电性连通各该重布导线；一导电体，该导电体设于该基座，使各该重布导线电性连通于该导电体；以及一第二芯片，该第二芯片具有多数第二接点，该第二芯片设于该基座，使各该第二接点由该导电体电性连通于各该第一接点。2.依据权利要求1所述的堆栈式芯片，其特征在于，其中该等重布导线分设于该基座的顶面及底面，位于该顶面的各重布导线电性连接于各该第一接点。3.依据权利要求2所述的堆栈式芯片，其特征在于，其中该基座底面的各重布导线具有一锡球或可焊锡的接点。4.依据权利要求1所述的堆栈式芯片，其特征在于，其中各该第二芯片具有多数重布导线，该第二芯片的各该重布导线电性连通于各该第二接点，该第二芯片的重布导线的分布位置对应于各该基座的重布导线的分布位置。5.依据权利要求1所述的堆栈式芯片，其特征在于，其中该导电体可为异方性导电胶或是锡球。6.依据权利要求1所述的堆栈式芯片，其特征在于，其中该第一芯片的顶面齐平于该基座的顶面。7.一种堆栈式芯片的制法，包含有下列步骤a.制备一第一晶圆以及一第二晶圆，该第一晶圆具有多数第一芯片，该第二晶圆具有多数第二芯片，各该第一芯片具有多数第一接点，各该第二芯片具有多数第二接点；b.将该等第一芯片自该第一晶圆切割下来后，再摆置于一框体，并且于该框体内形成出一基座，使该等第一芯片与该基座相互结合；c.于该基座设置多数导电孔以及多数重布导线，各该重布导线分别电性连通于各该导电孔与各该第一接点；d.将一导电体设于该基座，使各该重布导线电性连通于该导电体；e.将该第...

【专利技术属性】
技术研发人员：戎柏忠，李孝文，林孜翰，
申请(专利权)人：采钰科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]