设置在半导体器件中的中继板和半导体器件制造技术

一种设置在半导体器件中的中继板，包括由导电材料制成的整个主表面。该中继板还可包括由与至少一个设置在半导体器件中的半导体元件相同的材料制成的衬底。该中继板的主表面可以形成在该衬底的上部。

【技术实现步骤摘要】

本专利技术大体涉及在半导体器件中设置的中继板、半导体器件及其制造方法，尤其涉及一种用于使半导体芯片相互导线连接(wire)或者将半导体芯片导线连接至布线板或引线框的中继板、具有该中继板的半导体器件以及该半导体器件的制造方法。
技术介绍
已知一种芯片堆叠型(堆叠式封装)半导体器件，其具有如下结构在引线框的管芯焊盘(die pad)或布线板上堆叠具有不同功能的半导体芯片(半导体元件)，而且半导体芯片的电极焊盘和布线板上的接合焊盘、引线框的内引线或半导体芯片的电极焊盘通过接合线相连接。在这种半导体器件中，取决于半导体芯片的电极焊盘和布线衬底(wiringsubstrate)的接合焊盘或引线框的接合引线的设置、或者多个堆叠的半导体器件的设置，会出现接合线的交叉或者重叠、接合线的长度太长等问题，从而可能难以实现导线接合。为了解决这一问题，人们提出了一种中继板，其具有导线和形成于导线端部的端子。更具体地，提出了如下结构半导体芯片和布线板或者引线框的内引线、或半导体芯片的电极焊盘经由中继板通过导线接合而电连接。例如，在日本特开2001-7278号公报中就讨论了一种结构，其中在多个半导体芯片之间设置布线片(wiring sheet)，该布线片具有布线图案和形成于布线图案的端部的端子。在日本特开2002-76250号公报中讨论了一种结构，其中在基板(board)上堆叠的多个半导体芯片之间设置有布线层，以中继连接(relay-wiring)用于导线接合的导线。在日本特开2002-261234号公报中讨论了一种结构，其中在基板上堆叠的多个半导体芯片之间设置重排片(rearranging sheet)，该重排片包括绝缘片和多个形成于该绝缘片上的导电金属图案。在日本特开2004-235352号公报中讨论了一种结构，其中在基板上堆叠的多个半导体芯片之间设置具有连接导线的内插板。然而，当半导体芯片和布线板的尺寸以及形成在布线板上的接合焊盘或形成在半导体芯片上的电极焊盘的个数和设置改变时，在上述文献中讨论的相关技术中的中继板中要形成指定的布线图案和端子。因此，即使一个端子芯片适合于某个半导体器件的设计，但该端子芯片不可能总适合于其他半导体器件的设计。换句话说，对于每个半导体器件而言，要相应于半导体芯片的电极设置和布线板或引线框的接合焊盘的设置，在中继板上形成布线图案和端子。因此，取决于半导体芯片与引线框或布线板的焊盘之间的位置关系，有可能不能使用相关技术的中继板，因此不得不重新设计和重新制造中继板。从而使相关技术的中继板不能被广泛使用。在半导体器件上安装半导体芯片的方式、半导体芯片的电极焊盘的设置、或者半导体芯片与布线板或引线框之间的连接结构可能需要改变。此外，为了提高制造现有半导体器件的产量，中继板的接合焊盘的位置也可能需要改变。相关技术的中继板与这些结构并不对应，而需要提供一种具有不同结构的中继板。此外，相关技术的中继板的布线图案是通过使用光刻技术形成的。因此，在相关技术中，制造中继板和具有中继板的半导体器件的制造成本较高。另外，当中继板设置在半导体芯片之间时，需要高精度地在半导体芯片之间设置中继板，以使中继板的端子和半导体芯片的电极焊盘定位在指定的相应位置上。例如，在通过使用具有使用图像识别的定位机构的设备将中继板设置在半导体芯片之间的情况下，每当将单个中继板设置在半导体芯片之间时，都需要进行用于识别中继板的设置和定位的操作。这种操作需要大量的时间，结果降低了制造半导体器件的生产率，进而增加了半导体器件的制造成本。
技术实现思路
因此，本专利技术提供一种新颖且实用的设置在半导体器件中的中继板、半导体器件以及该半导体器件的制造方法，以解决上文所讨论的一个或多个问题。本专利技术的优选实施例可提供一种设置在半导体器件中的中继板，该中继板的结构为接合线的接合位置或连接方式可选择性地设定，该中继板能够用于具有不同功能或结构的半导体器件中；一种具有这种中继板的半导体器件；以及该半导体器件的制造方法，由此能够以低成本制造该半导体器件。本专利技术的上述目的通过一种设置在半导体器件中的中继板实现，该中继板包括整个主表面，其由导电材料制成。该中继板还可包括衬底，其由与至少一个设置在半导体器件中的半导体元件相同的材料制成；其中，该中继板的主表面可以形成在该衬底的上部。本专利技术的上述目的还通过一种半导体器件实现，该半导体器件包括第一半导体元件；第二半导体元件；以及中继板，其构成为中继连接(relay connection)第一半导体元件和该第二半导体元件，并连接该第二半导体元件和布线板或引线框；其中，该中继板设置在该第一半导体元件和该第二半导体元件之间；该中继板的整个主表面由导电材料制成；以及该中继板与该第二半导体元件以及该中继板与该第一半导体元件、该布线板或该引线框通过接合线连接。本专利技术的上述目的还通过一种具有中继板的半导体器件的制造方法实现，该制造方法包括如下步骤a)将膜状粘附剂(film adhesive)粘附在该中继板上；b)在第一部分处仅切割该中继板，而在第二部分处切割该中继板和粘附在该中继板上的粘附剂，从而形成多个分割的、粘附在共用的单一(single)膜状粘附剂上的中继板；以及c)将分割的中继板同时设置在半导体元件上。根据本专利技术的实施例，可提供设置在半导体器件中的中继板，该中继板的结构为接合线的接合位置或连接方式可选择性地设定，该中继板能够用于具有不同功能或结构的半导体器件中；具有这种中继板的半导体器件；以及该半导体器件的制造方法，由此能够以低成本制造该半导体器件。根据以下接合附图的详细说明，本专利技术的其他目的、特征及优点将更清楚。附图说明图1为具有本专利技术第一实施例的中继板的半导体器件的剖视图；图2为图1所示半导体器件的局部放大俯视图；图3为引线框的局部放大俯视图；图4为图1和图2所示的中继板的剖视图；图5为示出本专利技术第一实施例的中继板设置在第一半导体芯片与第二半导体芯片之间的情况和本专利技术第一实施例的中继板未设置在第一半导体芯片与第二半导体芯片之间的情况下的差异的俯视图；图6为本专利技术第一实施例的中继板的第一修改实例的剖视图；图7为本专利技术第一实施例的中继板的第二修改实例的剖视图；图8为本专利技术第一实施例的中继板的第三修改实例的剖视图；图9为显示开口部分的开口图案的第一实例的视图，该视图为中继板的俯视图；图10为显示开口部分的开口图案的第二实例的视图，该视图为中继板的俯视图；图11为显示开口部分的开口图案的第三实例的视图，该视图为中继板的俯视图；图12为显示开口部分的开口图案的第四实例的视图，该视图为中继板的俯视图；图13为显示在焊盘上的多根接合线的连接结构的侧视图；图14为具有本专利技术第二实施例的中继板的半导体器件的剖视图；图15为图14所示的半导体器件的局部放大俯视图；图16为示出本专利技术第二实施例的中继板设置在第一半导体芯片与第二半导体芯片之间的情况和本专利技术第二实施例的中继板未设置在第一半导体芯片与第二半导体芯片之间的情况下的差异的俯视图；图17为本专利技术第二实施例的中继板的第一修改实例的剖视图； 图18为本专利技术第二实施例的中继板的第二修改实例的剖视图；图19为本专利技术第二实施例的中继板的第三修改实例的剖视图；图20为本专利技术第二实施例的中继板的第四本文档来自技高网...

【技术保护点】
一种设置在半导体器件中的中继板，包括：整个主表面，其由导电材料制成。

【技术特征摘要】
JP 2005-12-8 2005-3549861.一种设置在半导体器件中的中继板，包括整个主表面，其由导电材料制成。2.如权利要求1所述的中继板，其中该中继板还包括衬底，其由与至少一个设置在该半导体器件中的半导体元件相同的材料制成；其中，该中继板的主表面形成在该衬底的上部。3.如权利要求1所述的中继板，其中，在该中继板的主表面上形成有具有开口部分的树脂膜。4.如权利要求1所述的中继板，其中，在该中继板的主表面中形成有沟槽，从而该主表面被该沟槽划分为多个区域。5.一种半导体器件，包括第一半导体元件；第二半导体元件；以及中继板，其构成为中继连接该第一半导体元件和该第二半导体元件，并连接该第二半导体元件和布线板或引线框；其中，该中继板设置在该第一半导体元件和该第二半导体元件之间；该中继板的整个主表面由导电材料制成；并且该中继板与该第二半导体元件以及该中继板与该第一半导体元件、该布线板或该引线框通过接合线连接。6.如权利要求5所述的半导体器件，其中，该中继板包括衬底，该衬底由与该第一半导体元件和该第二半导体元件至少其中之一相同的材料制成；并且该中继板的主表面形成在该衬底的上部。7.如权利要求5所述的半导体器件，其中，在该中继板的主表面上形成有树脂膜；该树脂膜具有能够连接所述接合线的开口。8.如权利要求5所述的半导体器件，其中，在该中继板的主表面中形成有沟槽；并且该中继板的主表面被该沟槽划分为多个区域。9.如权利要求5所述的半导体器件，其中，该第二半导体元件设置在该中继板上；并且该中继板的主表面...

【专利技术属性】
技术研发人员：西村隆雄，成泽良明，熊谷欣一，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]