形成封装堆叠结构的工艺制造技术

本发明专利技术包括一种器件，该器件包括层间电介质、位于该层间电介质下方的器件管芯、以及位于该层间电介质下方并且位于该器件管芯上方的管芯接合膜，其中，管芯接合膜与器件管芯相接合。多个再分布线的一部分与管芯接合膜相齐平。多个Z互连件与器件管芯和多个再分布线电连接。含聚合物材料位于层间电介质下方。器件管芯、管芯接合膜、和多个Z互连件设置在含聚合物材料中。本发明专利技术还提供了一种形成封装堆叠结构的工艺。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及ー种形成封装堆叠结构的エ艺。
技术介绍
制造现代电路通常包括多个步骤。首先在半导体晶圆上制造集成电路，该半导体晶圆包括多个完全一祥的半导体芯片，每个均包括集成电路。然后，将半导体芯片从晶圆上切割下来并且进行封装。该封装エ艺具有两个主要目的保护易损的半导体芯片以及将内部的集成电路与外部的引脚相连接。由于需要更多的功能，使用了将两个或多个封装件接合在一起来增强封装件集成性能的封装堆叠件(PoP)技木。由于集成度较高，部件之间的缩短的连接路径改善了所得到的PoP封装件的电性能。通过使用PoP技术，封装件设计变得更为灵活和简単。同时缩短了上市时间。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的ー个方面，提供了ー种器件，包括层间电介质；第一器件管芯，位于所述层间电介质下方；管芯接合膜，位于所述层间电介质下方并且位于所述第一器件管芯上方，其中，所述管芯接合膜与所述第一器件管芯相接合；多个第一再分布线，包括与所述管芯接合膜齐平的第一部分；多个第一 Z互连件，与所述第一器件管芯和所述多个第一再分布线电连接；以及第一含聚合物材料，位于所本文档来自技高网...

【技术保护点】
一种器件，包括：层间电介质；第一器件管芯，位于所述层间电介质下方；管芯接合膜，位于所述层间电介质下方并且位于所述第一器件管芯上方，其中，所述管芯接合膜与所述第一器件管芯相接合；多个第一再分布线，包括与所述管芯接合膜齐平的第一部分；多个第一Z互连件，与所述第一器件管芯和所述多个第一再分布线电连接；以及第一含聚合物材料，位于所述层间电介质下方，其中，所述第一器件管芯、所述管芯接合膜、和所述多个第一Z互连件设置在所述第一含聚合物材料中。

【技术特征摘要】
2011.10.17 US 13/275,0651.一种器件，包括 层间电介质； 第一器件管芯，位于所述层间电介质下方； 管芯接合膜，位于所述层间电介质下方并且位于所述第一器件管芯上方，其中，所述管芯接合膜与所述第一器件管芯相接合； 多个第一再分布线，包括与所述管芯接合膜齐平的第一部分； 多个第一 Z互连件，与所述第一器件管芯和所述多个第一再分布线电连接；以及第一含聚合物材料，位于所述层间电介质下方，其中，所述第一器件管芯、所述管芯接合膜、和所述多个第一 Z互连件设置在所述第一含聚合物材料中。2.根据权利要求1所述的器件，其中，所述管芯接合膜的顶面与所述层间电介质的底面相接触。3.根据权利要求1所述的器件，其中，所述多个第一再分布线还包括延伸到所述层间电介质中的第二部分，其中，所述多个第一再分布线的顶面和所述层间电介质的顶面形成了平坦面。4.根据权利要求1所述的器件，还包括 多个第二再分布线，与所述多个第一 Z互连件电连接，其中，所述多个第一再分布线和所述多个第二再分布线位于所述多个第一 Z互连件的相对侧上； 附加管芯接合膜，包括与所述多个第二再分布线的底面相接合的顶面； 第二器件管芯，位于所述附加管芯接合膜下方，并且与所述附加管芯接合膜相接合； 多个第二 Z互连件，与所述第二器件管芯和所述多个第二再分布线电连接；以及第二含聚合物材料，位于所述多个第二再分布线下方，其中，所述第二器件管芯、所述附加管芯接合膜、和所述多个第二 Z互连件设置在所述第二含聚合物材料中。5.根据权利要求1所述的器件，其中，所述多个第一再分布线还包括延伸到所述层间电介质中的第二部分，其中，所述管芯接合膜的顶面与所述多个第一再分布线的所述第二部分的底面相接触。6.根据权利要求5所述的器件，还包括 第二器件管芯，位于所述层间电介质上方； 电连接件，将所述第二器件管芯与所述多个第一再分布线的所述第二部分相接合；以及 第三器件管芯，其中，所述第二器件管芯和所述第三器件管芯位于所述第一含聚合物材料的相对侧上。7.根据权利要求1所述的器件，其...

【专利技术属性】
技术研发人员：林志伟，郑明达，陈孟泽，吕文雄，黄贵伟，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：