一种PoP堆叠封装结构制造技术

本实用新型专利技术实施例公开了一种PoP堆叠封装结构，该结构至少包括：第一封装体以及第二封装体，其中，第一封装体，至少包括：第一基板、第一芯片、第一塑封体以及设置于第一基板上表面的第一连接体，第一芯片设置于第一基板的上表面；第一连接体和第一芯片包封在第一塑封体内，第一连接体外露于第一塑封体；第二封装体，至少包括：第二基板、第二芯片、第三芯片、第二塑封体以及设置于第二基板下表面的第二连接体，第二芯片设置于在第二基板的上表面，第二芯片包封在第二塑封体内，第二基板的下表面开设有第一蚀刻槽，第三芯片设置于第一蚀刻槽的槽底，与第二基板电性连接，且外露于第二基板的下表面，第二连接体与第一连接体对齐连接。

PoP stacked packaging structure

The embodiment of the utility model discloses a PoP stacked package structure, the structure includes at least a first package and a second package, the first package, at least includes a first substrate, a first chip, the first package body and is arranged on the first substrate surface of the first connecting body, the first chip is arranged on the first substrate on the surface; the first connector and the first chip is encapsulated in a first plastic body, a first connection in vitro exposed the first package body; second package, including at least second substrate, second chip, third chips, second plastic body and is arranged on the second surface of the substrate under the second connector, second chip is arranged on the upper surface of the the second substrates, second chip encapsulation in second plastic body, second substrate surface is provided with a first etching groove third is arranged on the first chip etching The bottom of the groove is electrically connected with the second base plate and is exposed to the lower surface of the second base plate, and the second connecting body is aligned with the first connector.

【技术实现步骤摘要】
一种PoP堆叠封装结构
本技术涉及半导体芯片封装领域中的封装上封装(PoP，PackageonPackage)技术，尤其涉及一种PoP堆叠封装结构。
技术介绍
当前，电子产品，特别是消费类电子产品，如智能手机、数码相机等，正朝着多功能、高集成化及微型化的方向不断发展。为此，企业在兼顾电子产品的多功能的同时，还需要不断地缩小产品的总体尺寸，在生产工艺上主要是利用较小的芯片尺寸和半导体芯片封装技术来实现。目前，PoP技术是应用比较广泛的半导体芯片多层堆叠封装技术。现有技术中的PoP技术主要存在的问题是，两两相邻的封装体之间的空间没有得到充分利用，造成整体封装厚度增加，导致封装器件具有较厚的厚度。
技术实现思路
有鉴于此，本技术实施例期望提供一种PoP堆叠封装结构，以实现充分利用两两相邻的封装体之间的空间，减少整体封装厚度，使得封装器件在相同厚度下能够封装更多芯片。为达到上述目的，本技术的技术方案是这样实现的：本技术实施例提供一种PoP堆叠封装结构，所述PoP堆叠封装结构至少包括：第一封装体以及第二封装体，其中，所述第一封装体，至少包括：第一基板、第一芯片、第一塑封体以及设置于所述第一基板上表面的第一连接体，所述第一芯片设置于所述第一基板的上表面；所述第一连接体和所述第一芯片包封在所述第一塑封体内，所述第一连接体外露于所述第一塑封体；所述第二封装体，至少包括：第二基板、第二芯片、第三芯片、第二塑封体以及设置于所述第二基板下表面的第二连接体，所述第二芯片设置于在所述第二基板的上表面，所述第二芯片包封在所述第二塑封体内，所述第二基板的下表面开设有第一蚀刻槽，所述第三芯片设置于所述第一蚀刻槽的槽底，与所述第二基板电性连接，且外露于所述第二基板的下表面，所述第二连接体与所述第一连接体对齐连接。进一步地，所述第一封装体，还包括：用于与系统电路板连接的第三连接体，所述第三连接体设置于所述第一基板的下表面。进一步地，所述第二封装体，还包括：用于与所述第一蚀刻槽的槽底连接的第四连接体，所述第四连接体设置于所述第三芯片的上表面，所述第三芯片通过所述第四连接体与所述第二基板电性连接。进一步地，所述第一连接体、所述第二连接体和/或所述第四连接体为采用植球方式形成的焊球阵列；或，所述第一连接体、所述第二连接体和/或所述第四连接体为采用电镀方式形成的金属柱阵列。进一步地，所述第一芯片以倒装焊或者引线键合的方式设置于所述第一基板的上表面。进一步地，所述第二芯片以倒装焊或者引线键合的方式设置于所述第二基板的上表面。进一步地，所述第一塑封体的上表面开设有第一孔，所述第一孔的位置与所述第一连接体的位置一一对应，所述第一连接体通过所述第一孔外露于所述第一塑封体的上表面。进一步地，所述第一孔通过减薄工艺开设于所述第一塑封体的上表面。进一步地，所述第二封装体，还包括：设置于所述第二基板上表面的第五连接体，所述第五连接体包封在所述第二塑封体内，所述第五连接体外露于所述第二塑封体；所述PoP堆叠封装结构，还包括：第三封装体；所述第三封装体，至少包括：第三基板、第四芯片、第三塑封体以及设置于所述第三基板下表面的第六连接体，所述第四芯片设置于在所述第三基板的上表面，所述第四芯片包封在所述第三塑封体内，所述第六连接体与所述第五连接体对齐连接。进一步地，所述第三封装体，还包括：第五芯片；所述第三基板的下表面开设有第二蚀刻槽，所述第五芯片设置于所述第二蚀刻槽的槽底，与所述第三基板电性连接，且外露于所述第三基板的下表面。本技术实施例提供了一种PoP堆叠封装结构，该PoP堆叠封装结构至少包括：第一封装体以及第二封装体，其中，第一封装体，至少包括：第一基板、第一芯片、第一塑封体以及设置于第一基板上表面的第一连接体，第一芯片设置于第一基板的上表面；第一连接体和第一芯片包封在第一塑封体内，第一连接体外露于第一塑封体；第二封装体，至少包括：第二基板、第二芯片、第三芯片、第二塑封体以及设置于第二基板下表面的第二连接体，第二芯片设置于在第二基板的上表面，第二芯片包封在第二塑封体内，第二基板的下表面开设有第一蚀刻槽，第三芯片设置于第一蚀刻槽的槽底，与第二基板电性连接，且外露于第二基板的下表面，第二连接体与第一连接体对齐连接。这样，该PoP堆叠封装结构通过在第二基板下表面开设第一蚀刻槽，将第三芯片设置于第一蚀刻槽的槽底并与第二基板电性连接，可以实现在相同厚度的封装结构中容置更多的芯片，使得两两相邻的封装体之间的空间得到充分的利用。附图说明图1为本技术实施例一中的PoP堆叠封装结构的第一种结构示意图；图2为本技术实施例一中的PoP堆叠封装结构的第二种结构示意图；图3为本技术实施例一中的PoP堆叠封装结构的第三种结构示意图；图4A至图4C为本技术实施例一中的第一封装体的结构示意图；图5A至图5C为本技术实施例一中的第二封装体的结构示意图；图6为本技术实施例二中的PoP堆叠封装结构的一种结构示意图；图7为本技术实施例二中的PoP堆叠封装结构的另一种结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。实施例一：本实施例提供一种PoP堆叠封装结构，图1为本技术实施例一中的PoP堆叠封装结构的第一种结构示意图，参见图1所示，该PoP堆叠封装结构包括：第一封装体10以及第二封装体20；其中，第一封装体10至少包括：第一基板101、第一芯片102、第一塑封体103以及设置于第一基板101上表面的第一连接体104；其中，第一芯片102设置于第一基板101的上表面，第一连接体104和第一芯片102包封在第一塑封体103内，第一连接体104外露于第一塑封体103；第二封装体20包括：第二基板201、第二芯片202、第三芯片203、第二塑封体204以及设置于第二基板201下表面的第二连接体205，第二芯片202设置于在第二基板201的上表面，第二芯片202包封在第二塑封体204内，第二基板201的下表面开设有第一蚀刻槽206，第三芯片203设置于第一蚀刻槽206的槽底，与第二基板201电性连接，且外露于第二基板201的下表面，第二连接体205与第一连接体104对齐连接。下面对上述PoP堆叠封装结构进行详细说明。首先，介绍第一封装体。上述第一封装体中的第一基板的材质可以为BT树脂基板、陶瓷基板、无芯基板或玻璃基板等，本技术实施例不做具体限定。这里，上述第一芯片可以是有源芯片，也可以为无源芯片；进一步地，在第一基板上表面可以设置一个第一芯片，也可以设置多个第一芯片。在实际应用中，在第一基板上还可以设置其它电子元器件，如电阻、电容或者电感等，本技术实施例不做具体限定。在本实施例中，第一芯片可以采用倒装焊的方式设置于第一基板的上表面，也可以采用引线键合的方式设置于第一基板的上表面。当然，还可以采用其他方式设置于第一基板的上表面，本技术实施例不做具体限定。在具体实施过程中，上述第一连接体可以为采用植球方式形成的焊球阵列，如锡(Sn)或者银(Ag)焊球阵列，在焊球阵列中焊球的尺寸可以相同也可以不同；或者，第一连接体可以为采用电镀方式形成的不同尺寸的金属柱阵列，如，铜柱(Cu-pi本文档来自技高网...

【技术保护点】
一种封装上封装PoP堆叠封装结构，其特征在于，所述PoP堆叠封装结构至少包括：第一封装体以及第二封装体，其中，所述第一封装体，至少包括：第一基板、第一芯片、第一塑封体以及设置于所述第一基板上表面的第一连接体，所述第一芯片设置于所述第一基板的上表面；所述第一连接体和所述第一芯片包封在所述第一塑封体内，所述第一连接体外露于所述第一塑封体；所述第二封装体，至少包括：第二基板、第二芯片、第三芯片、第二塑封体以及设置于所述第二基板下表面的第二连接体，所述第二芯片设置于在所述第二基板的上表面，所述第二芯片包封在所述第二塑封体内，所述第二基板的下表面开设有第一蚀刻槽，所述第三芯片设置于所述第一蚀刻槽的槽底，与所述第二基板电性连接，且外露于所述第二基板的下表面，所述第二连接体与所述第一连接体对齐连接。

【技术特征摘要】
1.一种封装上封装PoP堆叠封装结构，其特征在于，所述PoP堆叠封装结构至少包括：第一封装体以及第二封装体，其中，所述第一封装体，至少包括：第一基板、第一芯片、第一塑封体以及设置于所述第一基板上表面的第一连接体，所述第一芯片设置于所述第一基板的上表面；所述第一连接体和所述第一芯片包封在所述第一塑封体内，所述第一连接体外露于所述第一塑封体；所述第二封装体，至少包括：第二基板、第二芯片、第三芯片、第二塑封体以及设置于所述第二基板下表面的第二连接体，所述第二芯片设置于在所述第二基板的上表面，所述第二芯片包封在所述第二塑封体内，所述第二基板的下表面开设有第一蚀刻槽，所述第三芯片设置于所述第一蚀刻槽的槽底，与所述第二基板电性连接，且外露于所述第二基板的下表面，所述第二连接体与所述第一连接体对齐连接。2.根据权利要求1所述的PoP堆叠封装结构，其特征在于，所述第一封装体，还包括：用于与系统电路板连接的第三连接体，所述第三连接体设置于所述第一基板的下表面。3.根据权利要求1所述的PoP堆叠封装结构，其特征在于，所述第二封装体，还包括：用于与所述第一蚀刻槽的槽底连接的第四连接体，所述第四连接体设置于所述第三芯片的上表面，所述第三芯片通过所述第四连接体与所述第二基板电性连接。4.根据权利要求3所述的PoP堆叠封装结构，其特征在于，所述第一连接体、所述第二连接体和/或所述第四连接体为采用植球方式形成的焊球阵列；或，所述第一连接体、所述第二连接体和/或所述第四连...

【专利技术属性】
技术研发人员：王宗伟，任晓黎，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：新型
国别省市：广东,44