堆叠封装及其制造方法技术

堆叠封装及其制造方法。一种堆叠封装可包括基板以及安装在基板上方的第一半导体芯片。堆叠封装可包括设置在基板和第一半导体芯片上方并与基板和第一半导体芯片分开的支承构件。堆叠封装可包括堆叠在支承构件上方的多个第二半导体芯片。

【技术实现步骤摘要】

各实施方式总体上涉及半导体技术，更具体地，涉及一种堆叠封装及其制造方法。
技术介绍
近来，电子工业的趋势是以更低的成本制造具有高可靠性的产品，并且还能制造重量轻、体积小、速度快、多功能且高性能的产品。设计这些产品时考虑的重要技术之一涉及关于产品的封装组装技术。由于电子产品的等比例缩小和封装减小，因此对将多个半导体芯片安装在有限封装内的各种方法进行了研究。
技术实现思路
在实施方式中，可提供堆叠封装。堆叠封装可包括基板以及安装在基板上方的第一半导体芯片。堆叠封装可包括设置在基板和第一半导体芯片上方并与基板和第一半导体芯片分开的支承构件。堆叠封装可包括堆叠在支承构件上方的多个第二半导体芯片。在实施方式中，可提供制造堆叠封装的方法。制造堆叠封装的方法可包括将第一半导体芯片分别安装到多个单元基板上方，所述多个单元基板形成在带状基板上方。制造堆叠封装的方法可包括在带状基板上方设置坝(dam)。制造堆叠封装的方法可包括在坝的上方设置支承构件，使得支承构件与带状基板和第一半导体芯片分开，并且跨过单元基板延伸。制造堆叠封装的方法可包括在单元基板上方的支承构件上方堆叠多个第二半导体芯片。附图说明图1是示出根据实施方式的堆叠封装的示例代表的俯视图；图2是沿图1的线A-A’截取的截面图；图3是沿图1的线B-B’截取的截面图；图4是示出图1所示的基板的顶表面的示例代表的俯视图；图5是示出根据实施方式的堆叠封装的示例代表的截面图；图6是示出根据实施方式的堆叠封装的示例代表的截面图；图7是示出根据实施方式的堆叠封装的示例代表的截面图；图8-17是辅助说明制造根据实施方式的堆叠封装的方法的图；图18是示出包括根据实施方式的堆叠封装的电子系统的示例代表的框图；图19是示出包括根据实施方式的堆叠封装的存储卡的示例代表的框图。具体实施方式以下将参照附图，通过实施方式的各示例对堆叠封装及其制造方法进行描述。参照图1至图3，根据实施方式的堆叠封装SP1可包括基板10、第一半导体芯片20、支承构件30以及多个第二半导体芯片40A和40B。在一个实施方式中，除堆叠封装SP1以外，还可设置第一粘合构件50、第二粘合构件61和62、第一半导体连接构件71、第二半导体连接构件72、成型部件80以及外部连接端子90。为了便于理解，在图1中省略了成型部件80的例示。基板10可以是印刷电路板。基板10可具有顶表面10A和底表面10B，并可包括底表面10B上的外部电极11。外部连接端子90(例如焊料球、导电凸块和导电柱)可分别附接到外部电极11。在图2和图3所示的实施方式中，例如采用焊料球作为外部连接端子90。堆叠封装SP1可借助于外部连接端子90安装到例如主板的外部装置(未示出)。参照图2至图4，基板10的顶表面10A可划分为第一区域FR和位于第一区域FR外的第二区域SR。第一区域FR可沿着图4中定义的第一方向FD跨过基板10的顶表面10A延伸，并且第二区域SR可设置成当在第二方向SD上观察时在第一区域FR的一侧或两侧上与第一区域FR并排。基板10可具有第一区域FR中的第一接合指12，并可具有第二区域SR中的第二接合指13。第一接合指12可与第一半导体芯片20电连接，并且第二接合指13可与第二半导体芯片40A和40B电连接。下文将会描述这种构造。虽然没有示出，但基板10可包括形成在不同层中的电路线，以及与形成在不同层中的电路线电连接的导电通孔。形成在基板10的顶表面10A上的第一接合指12和第二接合指13可经由电路线和导电通孔与形成在基板10的底表面10B上的外部电极11电连接。虽然实施方式示出了基板10由印刷电路板构造的示例，但是应当注意，本公开的技术概念不限于该示例。例如基板10可以是(例如但不限于)引线框架、柔性基板和中介层中的任何一个。再来参照图2和图3，第一半导体芯片20可具有位于其有源表面上的第一接合焊盘21。可在第一半导体芯片20中形成由集成电路构造的电路单元(未示出)，在该电路单元中芯片操作所需的单个元件(例如晶体管、电阻器、电容器、熔丝等)相互电连接。第一接合焊盘21是用于与外部进行电连接的电路单元的外部触点并且可以与电路单元电连接。可将第一半导体芯片20安装到基板10的顶表面10A的第一区域FR。例如，由胶带或树脂型粘合剂构成的第一粘合构件50可形成在第一半导体芯片20的与有源表面相反的非有源表面上。第一半导体芯片20可借助于第一粘合构件50附接到基板10的顶表面10A的第一区域FR。第一半导体芯片20的第一接合焊盘21可借助于第一导电连接构件71与基板10的第一接合指12电连接。第一导电连接构件71可包括导线。虽然图中没有示出，但第一半导体芯片20可具有与形成有第一接合焊盘21的有源表面上的第一接合焊盘21电连接的多个凸块，并可借助于凸块而倒装芯片接合至基板10的第一接合指12。支承构件30设置在基板10和第一半导体芯片20上方，从而与基板10和第一半导体芯片20分开。再来参照图1至图3，支承构件30可在基板10和第一半导体芯片20上方沿第一方向FD跨过基板10延伸。支承构件30可覆盖基板10的顶表面10A的第一区域FR和安装到第一区域FR的第一半导体芯片20，并可暴露基板10的第二区域SR。支承构件30可具有与基板10的第一区域FR相对应的面积，并可具有大于安装到基板10的第一区域FR的第一半导体芯片20的面积。支承构件30的厚度范围可以是100μm-120μm，并可使用核心基板或金属合金板作为支承构件30。核心基板可包括浸有树脂的玻璃纤维基板，并且金属合金板可包括含有FeC和MnCr中的至少一种的合金板。第二半导体芯片40A和40B中的每一个均可具有位于其有源表面上的第二接合焊盘41。可在第二半导体芯片40A和40B中的每一个中形成由集成电路构造的电路单元(未示出)，在该电路单元中芯片操作所需的单个元件(例如晶体管、电阻器、电容器、熔丝等)相互电连接。第二接合焊盘41是用于与外部进行电连接的电路单元的外部触点，并可与电路单元电连接。第二接合焊盘41可设置为一行或包括沿第二半导体芯片40A和40B的有源表面的各个侧部的至少两行的多行。第二半导体芯片40A和40B可以是在相同的晶片上制造然后再被个体化的半导体芯片，或者可以是从相同的生产线上经由相同的制造工艺制造的不同晶片而获得的半导体芯片，并可具有相同的厚度。第二半导体芯片40A和40B中的每一个均可具有大于第一半导体芯片20的面积，并均可具有等于或小于支承构件30的面积。第二半导体芯片40A和40B可以是与第一半导体芯片20不同类型的芯片。例如，第二半导体芯片40A和40B可以是诸如DRAM的易失性存储器芯片或诸如闪存的非易失性存储器芯片，并且第一半导体芯片20可以是控制第二半导体芯片40A和40B的逻辑芯片。第二半导体芯片40A和40B可以是与第一半导体芯片20相同类型的芯片。例如，第一半导体芯片20以及第二半导体芯片40A和40B可以是诸如DRAM的易失性存储器芯片或诸如闪存的非易失性存储器芯片。第二粘合构件61和62可分别形成在第二半导体芯片40A和40B的非有源表面。第二粘合构件61和62可以是胶带或树脂型粘合剂，并可具有20μm本文档来自技高网...

【技术保护点】
一种堆叠封装，该堆叠封装包括：基板；第一半导体芯片，所述第一半导体芯片安装在所述基板上方；支承构件，所述支承构件设置在所述基板和所述第一半导体芯片上方，并与所述基板和所述第一半导体芯片分开；以及多个第二半导体芯片，所述多个第二半导体芯片堆叠在所述支承构件上方。

【技术特征摘要】
2015.07.31 KR 10-2015-01085931.一种堆叠封装，该堆叠封装包括：基板；第一半导体芯片，所述第一半导体芯片安装在所述基板上方；支承构件，所述支承构件设置在所述基板和所述第一半导体芯片上方，并与所述基板和所述第一半导体芯片分开；以及多个第二半导体芯片，所述多个第二半导体芯片堆叠在所述支承构件上方。2.根据权利要求1所述的堆叠封装，其中，所述支承构件形成为在一个方向上跨过所述基板延伸。3.根据权利要求1所述的堆叠封装，其中，所述支承构件形成为这样的线型，即，覆盖所述基板的顶表面的第一部分并且暴露所述基板的所述顶表面的在所述第一部分外的第二部分。4.根据权利要求3所述的堆叠封装，其中，所述基板包括在所述第二部分上方的接合指，所述接合指与所述第二半导体芯片电连接。5.根据权利要求4所述的堆叠封装，其中，所述堆叠封装还包括：导电连接构件，所述导电连接构件将所述第二半导体芯片和所述接合指电连接。6.根据权利要求5所述的堆叠封装，其中，所述导电连接构件包括导线。7.根据权利要求1所述的堆叠封装，其中，所述支承构件包括核心基板或金属合金板。8.根据权利要求1所述的堆叠封装，其中，所述堆叠封装还包括：成型部件，所述成型部件填充所述基板、所述第一半导体芯片以及所述支承构件之间的空间，并包住所述第一半导体芯片、所述支承构件以及所述第二半导体芯片。9.根据权利要求1所述的堆叠封装，其中，所述第二半导体芯片的面积大于所述第一半导体芯片的面积。10.根据权利要求1所述的堆叠封装，其中，所述支承构件的面积大于所述第一半导体芯片的面积，并且等于或大于所述第二半导体芯片的面积。11.根据权利要求1所述的堆叠封装，其中，所述堆叠封装还包括：粘合构件，所述粘合构件使所述支承构件和最低的第二半导体芯片附接。12.根据权利要求11所述的堆叠封装，其中，所述支承构件具有容纳有所述粘合构件的多个开口的网格形状。13.根据权利要求12所述的堆叠封装，其中，所述粘合构件包括：第一部分，所述第一部分插置在所述最低的第二半导体芯片的底表面与所述支承构件的顶表面之间；以及第二部分，所述第二部分容纳在所述开口中。14.根据权利要求12所述的堆叠封装，其中，所述粘合构件形成为被完全容纳在所述开口中。15.根据权利要求12所述的堆叠封装，其中，所述开口被构造成允许所述粘合构件与所述支承构件和最低的第二半导体芯片附接，而不增加所述堆叠封装的厚度。16.根据权利要求12所述的堆叠封装，其中，所述粘合构件包括：第一部分，所述第一部分插置在所述支承构件的顶表面与所述最低的第二半导体芯片的底表面之间；第二部分，所述第二部分容纳在所述开口中；以及第三部分，所述第三部分设置在所述支承构件的底表面下方。17.根据权利要求1所述的堆叠封装，其中，所述堆叠封装还包括：粘合构件...

【专利技术属性】
技术研发人员：柳济湜，金宗铉，郑约瑟，裴汉俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR