【技术实现步骤摘要】
【国外来华专利技术】领域本公开的实施例大致涉及集成电路领域,更具体而言,涉及具有引线键合的多管芯堆叠的集成电路封装。背景诸如处理器之类的管芯的输入/输出密度不断增加,而管芯的尺寸不断缩小。在多管芯封装中的管芯之间提供更短的互连距离,并且维持多管芯封装较小的形状因数,可以是可取的,但从技术中的这些进展来看是具有挑战性的。本文给出的背景描述是为了大致展示本公开的情境。除非本文另有说明,在本节中描述的材料对于本申请中的权利要求而言并不是现有技术,且并不由于包含于本节中而被承认为是现有技术。附图说明通过以下结合附图的详细说明将很容易理解实施例。为了方便描述,相同的参考数字表示相同的结构元素。以示例的方式,而不是以受限于附图的图形的方式示出实施例。除非明确说明,否则这些附图并非按比例绘制。图1示意性地示出了根据一些实施例的包括具有引线键合的多管芯堆叠的集成电路封装的示例集成电路(IC)组件的侧面剖视图。图2是根据本公开一些实施例的集成电路封装制造过程示意性的流程图。图3-4是根据本公开的一些实施例描绘了图2中描述的集成电路封装制造过程中具体步骤的指定操作的示意性剖面侧视图。图5示意性地示出了根据本公开不同实施例的具有封装级互连结构的示例集成电路(IC)组件的剖面侧视图。图6示意性地示出了根据本公开不同实施例的具有封装级互连结构和置于重分布层(RDL)上的第三管芯的示例集成电路(IC) ...
【技术保护点】
一种集成电路(IC)封装,包括:第一管芯,所述第一管芯至少部分内嵌于第一包封层中,所述第一管芯具有被置于所述第一包封层的第一侧边的多个第一管芯级互连结构;多个电气路由特征,所述多个电气路由特征至少部分内嵌于所述第一包封层中,并被配置以在所述第一包封层的所述第一侧边和所述第一包封层的第二侧边之间路由电气信号,所述第二侧边设置在所述第一侧边的对面;以及第二管芯,所述第二管芯被置于所述第一包封层的所述第二侧边上,并且至少部分内嵌于第二包封层中,所述第二管芯具有多个第二管芯级互连结构,其中所述多个第二管芯级互连结构通过键合引线与所述多个电气路由特征的至少子集电气地耦合。
【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)封装,包括:
第一管芯,所述第一管芯至少部分内嵌于第一包封层中,所述第一管芯具
有被置于所述第一包封层的第一侧边的多个第一管芯级互连结构;
多个电气路由特征,所述多个电气路由特征至少部分内嵌于所述第一包封
层中,并被配置以在所述第一包封层的所述第一侧边和所述第一包封层的第二
侧边之间路由电气信号,所述第二侧边设置在所述第一侧边的对面;以及
第二管芯,所述第二管芯被置于所述第一包封层的所述第二侧边上,并且
至少部分内嵌于第二包封层中,所述第二管芯具有多个第二管芯级互连结构,
其中所述多个第二管芯级互连结构通过键合引线与所述多个电气路由特征的
至少子集电气地耦合。
2.如权利要求1所述的IC封装,还包括:被置于所述第一包封层的
所述第一侧边的一个或多个重分布层(RDL),其中所述一个或多个RDL与
所述第一管芯电气地耦合,并且其中所述一个或多个RDL通过所述多个电气
路由特征与所述第二管芯电气地耦合。
3.如权利要求2所述的IC封装,还包括被置于所述一个或多个RDL
上的多个封装级互连结构。
4.如权利要求2所述的IC封装,还包括第三管芯,所述第三管芯被
置于所述一个或多个RDL上,并且具有与所述一个或多个RDL电气耦合的多
个第三管芯级互连结构。
5.如权利要求4所述的IC封装,还包括被置于所述一个或多个RDL
上的多个封装级互连结构,其中所述第三管芯和所述多个第三管芯级互连结构
的组合厚度小于所述多个封装级互连的所述单个封装级互连结构的厚度,以使
所述第三管芯在与所述多个封装级互连结构相同的平面上的摆放成为可能。
6.如权利要求1所述的IC封装,其特征在于,所述多个电气路由特
征的所述子集是第一子集,所述IC封装还包括:
第三管芯,所述第三管芯至少部分内嵌于所述第二包封层中,并且具有多
个第三管芯级互连结构,所述多个第三管芯级互连结构通过键合引线与所述多
\t个电气路由特征的第二子集电气地耦合,其中所述第三管芯和所述第二管芯通
过垫片被耦合在一起。
7.如权利要求1-6中任一项所述的IC封装,其特征在于,所述多个电
气路由特征包括过孔条。
8.如权利要求1-6中任一项所述的IC封装,其特征在于,所述IC封
装是嵌入式晶片级球栅阵列(eWLB)封装。
9.一种形成集成电路(IC)封装的方法,包括:
提供第一包封层,所述第一包封层具有第一管芯和至少部分内嵌于其中的
多个电气路由特征,所述第一管芯具有被置于所述第一包封层的第一侧边的多
个第一管芯级互连结构,其中所述电气路由特征将所述第一包封层的所述第一
侧边与所述第一包封层的第二侧边电气地耦合,并且其中所述第一包封层的所
述第一侧边设置于所述第一包封层的所述第二侧边的对面;
将第二管芯与所述第一包封层的第二侧边耦合,其中所述第二管芯包括多
个第二管芯级互连结构;
将所述多个第二管芯级互连结构与所述多个电气路由特征中的至少子集
通过键合引线电气地耦合;以及
在所述第二管芯和所述引线键合配置上方形成第二包封层以在所述第二
包封层中封装所述第二管芯的至少部分和所述引线键合配置。
10.如权利要求9所述的方法,其特征在于,提供所述第一包封层包括:
将所述第一管芯与载体耦合;
将所述多个电气路由特征与所述载体耦合;以及
将包封材料置于所述第一管芯和所述多个电气路由特征上方以形成所述
第一包封层。
11.如权利要求9所述的方法,其特征在于,提供所述第一包封层包括:
将所述第一管芯与载体耦合;
将包封材料置于所述第一管芯上方以形成所述第...
【专利技术属性】
技术研发人员:T·迈耶,P·耶尔维能,R·帕藤,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。