具有管芯以及不同尺寸的连接器的集成电路结构制造技术

本发明专利技术公开的一个实施例是包括衬底，第一管芯和第二管芯的结构。该衬底具有第一表面。第一管芯通过多个第一电连接器连接于衬底的第一表面。第二管芯通过多个第二电连接器连接于衬底的第一表面。第二电连接器中之一的尺寸小于第一电连接器中之一的尺寸。本发明专利技术还公开了一种具有管芯以及不同尺寸的连接器的集成电路结构。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及具有管芯以及不同尺寸的连接器的集成电路结构。
技术介绍
随着集成电路(IC)的发展，由于各种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体产业已经经历了持续的快速增长。这些集成密度的改进大多来自于对最小部件尺寸的一再减小，从而允许更多的元件集成到给定的区域中。这些集成的改进从本质上来说在特性上是二维(2D)的，因为被集成元件所占用的区域基本上在半导体晶圆的表面上。已开发出来的各种技术都试图将额外的维度吸收到IC结构中去。—种技术也被称为二维半(2. 5D)结构。这些结构一般具有内插器，内插器具有堆叠在其上的管芯。内插器已·被用于将球接触面积从芯片中的球接触面积重新分配到内插器的更大面积内。进一步地，内插器也实现了包括多个芯片的封装。其他技术在三维(3D)结构中堆叠芯片。这允许实现更好的功能性并且减小结构的占位面积。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种结构，包括衬底，所述衬底具有第一表面；第一管芯，所述第一管芯通过第一电连接器连接于所述衬底的所述第一表面；以及第二管芯，所述第二管芯通过第二电连接器连接于所述衬底的所述第一表面，所述第二电连接器中之一的尺寸小于所述第一电连接器中之一的尺寸。在可选实施例中，所述第二电连接器中的每个均具有该所述第二连接器中之一的所述尺寸，所述第一电连接器中的每个均具有该所述第一连接中之一的所述尺寸。 在可选实施例中，该所述第二电连接器中之一的所述尺寸和该所述第一电连接器中之一的所述尺寸中的每个均是相应连接器的截面的直径，所述截面平行于所述衬底的所述第一表面。在可选实施例中，所述第一电连接器中的各自相邻的第一电连接器之间具有第一间距，所述第二电连接器中的各自相邻的第二电连接器之间具有第二间距，所述第一间距大于所述第二间距。在可选实施例中，所述结构还包括模塑料，所述模塑料围绕所述第一管芯和所述第二管芯以及在所述第一管芯和所述第二管芯之间。在可选实施例中，所述第一管芯的顶面从所述模塑料暴露出来，并且所述模塑料覆盖所述第二管芯的顶面。在可选实施例中，所述第一管芯和所述第二管芯的各自的顶面从所述模塑料暴露出来。在可选实施例中，从所述衬底的所述第一表面到所述第一管芯的顶面的距离为第一距离，从所述衬底的所述第一表面到所述第二管芯的顶面的距离为第二距离，所述第一距离等于所述第二距离。在可选实施例中，从所述衬底的所述第一表面到所述第一管芯的顶面的距离为第一距离，从所述衬底的所述第一表面到所述第二管芯的顶面的距离为第二距离，所述第一距离大于所述第二距离。在可选实施例中，所述衬底是有源管芯衬底、内插器衬底或它们的组合。根据本专利技术的另一个方面，还提供了一种结构，所述结构包括衬底，所述衬底具有表面，所述表面包括第一管芯连接区域和第二管芯连接区域；第一管芯，所述第一管芯在所述衬底上的所述第一管芯连接区域中，所述第一管芯通过第一连接器电连接和机械连接于所述衬底，所述第一连接器中的每个均具有沿所述第一管芯连接区域的第一直径和沿第一管芯连接区域在与各自相邻的第一连接器之间的第一间距；以及第二管芯，所述第二管芯在所述衬底上的所述第二管芯连接区域中，所述第二管芯通过第二连接器电连接和机械连接于所述衬底，所述第二连接器中的每个均具有沿所述第二管芯连接区域的第二直径和沿第二管芯连接区域在与各自相邻的第二连接器之间的第二间距，所述第一 直径大于所述第二直径，并且所述第一间距大于所述第二间距。在可选实施例中，所述结构进一步包括模塑料，所述模塑料围绕所述第一管芯和所述第二管芯以及在所述第一管芯和所述第二管芯之间。在可选实施例中，所述第一管芯的顶面从所述模塑料暴露出来，并且所述模塑料覆盖第二管芯的顶面。在可选实施例中，所述第一管芯和所述第二管芯的各自的顶面从所述模塑料暴露出来。在可选实施例中，所述第一管芯的顶面和所述第二管芯的顶面不共平面。在可选实施例中，所述第一管芯的顶面和所述第二管芯的顶面共平面。根据本专利技术的又一个方面，还提供了一种形成结构的方法，所述方法包括将第一管芯连接于衬底的表面，所述第一管芯通过第一电连接器连接，所述第一电连接器具有第一尺寸；以及将第二管芯连接于所述衬底的所述表面，所述第二管芯通过第二电连接器连接，所述第二电连接器具有第二尺寸，所述第一尺寸大于所述第二尺寸。 在可选实施例中，所述方法进一步包括在所述第一管芯和所述第二管芯周围施加模塑料。在可选实施例中，所述第一管芯和所述第二管芯各自的顶面从所述模塑料暴露出来。在可选实施例中，所述第一尺寸和所述第二尺寸中的每个均是各自电连接器的截面的直径，所述截面平行于所述衬底的表面。附图说明为更完整地理解本专利技术实施例及其优点，现将结合附图进行的以下描述作为参考，其中图1是根据一实施例的一个二维半集成电路(2. 5DIC)结构；图2是根据一实施例的图1的2. 5DIC结构的内插器的布局图；图3是根据一实施例的另一个2. 5DIC结构；图4是根据一实施例的又一个2. 5DIC结构；图5是根据一实施例的另一个2. 5DIC结构；图6是根据一实施例的用于2. 5DIC结构的一个第一连接器；图7A和7B是根据一实施例的用于2. 5DIC结构的一个第二连接器；图8A和8B是根据一实施例的用于2. 5DIC结构的另一个第二连接器；图9是根据一实施例的用于2. 5DIC结构的一个内插器的布局图。具体实施例方式下面，详细讨论本专利技术优选实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的`可应用的概念。所讨论的具体实施例仅仅示出制造和使用本专利技术的具体方式，而不用于限制本公开的范围。下面将结合具体环境描述各实施例，即二维半集成电路(2. 5DIC)结构。然而，其他的实施例也可以应用到三维集成电路(3DIC)结构中或应用到可以对管芯上的凸块使用不同接合精度的其他结构中。图1示出了根据一个实施例的2. 5DIC结构10。结构10包括第一管芯12和第二管芯14，第一管芯12和第二管芯14中每一个均连接于具有硅通孔(TSV)21的内插器20。内插器20连接于衬底24。第一管芯12通过第一连接器16，诸如迷你凸块或可控塌陷管芯连接(controlled collapse chipconnection, C4)凸块，连接于内插器20的顶面；第二管芯14通过第二连接器18，例如微凸块，连接于内插器20的顶面。内插器20的底面通过第三连接器22，例如C4凸块，连接于衬底24的顶面。衬底24的底面具有与之连接的第四连接器26,例如,球栅阵列(BGA)球。底部填充材料28位于第一管芯12和内插器20之间、第二管芯14和内插器20之间以及内插器20和衬底24之间。应该指出的是，内插器20也可以是用于3DIC结构的有源管芯。在实施例中，第一管芯12可以是具有低密度输入和输出的管芯,诸如,动态随机存取存储器(DRAM)管芯、管芯的内存堆、射频信号处理管芯或类似管芯。在实施例中，第二管芯14可以具有高密度输入或输出，诸如，图形处理单元(GPU)管芯，逻辑器件管芯等。在本实施例中，第一连接器16的尺寸和间距分别大于第二连接器18的大小和间距。图2示出了内插器20的布局本文档来自技高网...

【技术保护点】
一种结构，包括：衬底，所述衬底具有第一表面；第一管芯，所述第一管芯通过第一电连接器连接于所述衬底的所述第一表面；以及第二管芯，所述第二管芯通过第二电连接器连接于所述衬底的所述第一表面，所述第二电连接器中之一的尺寸小于所述第一电连接器中之一的尺寸。

【技术特征摘要】
2011.10.11 US 13/270,7761.一种结构，包括 衬底，所述衬底具有第一表面； 第一管芯，所述第一管芯通过第一电连接器连接于所述衬底的所述第一表面；以及 第二管芯，所述第二管芯通过第二电连接器连接于所述衬底的所述第一表面，所述第ニ电连接器中之一的尺寸小于所述第一电连接器中之一的尺寸。2.根据权利要求1所述的结构，其中所述第二电连接器中的每个均具有所述第二连接器中之一的所述尺寸，所述第一电连接器中的每个均具有所述第一连接中之一的所述尺寸。3.根据权利要求1所述的结构，其中，所述第二电连接器中之一的所述尺寸和所述第一电连接器中之一的所述尺寸中的每个均是相应连接器的截面的直径，所述截面平行于所述衬底的所述第一表面。4.根据权利要求1所述的结构，其中，所述第一电连接器中的各自相邻的第一电连接器之间具有第一间距，所述第二电连接器中的各自相邻的第二电连接器之间具有第二间距，所述第一间距大于所述第二间距。5.根据权利要求1所述的结构，还包括模塑料，所述模塑料围绕所述第一管芯和所述第二管芯以及在所述第一管芯和所述第二管芯之间。6.—种结构,包括 衬底，所述衬底具有表面，所述表面包括第一管芯连接区域和第二管芯连接区域； 第一管芯，所述第...

【专利技术属性】
技术研发人员：郑心圃，余振华，林俊成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：