具有低的互连寄生的有高功率芯片和低功率芯片的系统技术方案

一种IC系统包括位于靠近例如逻辑芯片的一个或多个较高功率芯片的例如存储器芯片的低功率芯片，而不经受过热结果。IC系统可以包括布置在封装基板上的高功率芯片和嵌入在封装基板中的低功率芯片来形成堆叠。因为封装基板的部分热绝缘低功率芯片与高功率芯片，因此低功率芯片能够嵌入在IC系统中与高功率芯片紧密靠近，而不会由高功率芯片使其过热。低功率芯片和高功率芯片之间的这样的紧密靠近有利地缩短了其间的互连路径长度，这提高了装置性能并且减小了IC系统中的互连寄生。

【技术实现步骤摘要】

本专利技术的实施例总体上涉及集成电路芯片封装，更具体地，涉及具有高功率芯片和低功率芯片的系统。
技术介绍
在集成电路(IC)芯片的封装中，通常要在包含在封装中芯片和其他装置的热管理和所述装置的性能之间进行权衡。具体地，通过将IC封装的存储器芯片、无源装置和其他低功率组件尽可能靠近IC封装中中央处理单 元(CPU)和其他的高功率装置，来加速IC封装中的装置之间的通信并且减小封装寄生。然而，已知由较高功率的芯片所生成的热量不利地影响定位在附近的存储器芯片和其他装置。因此，当存储器芯片和无源装置合并到单个IC封装中时，将其直接堆叠在CUP或其他高功率芯片之上或之下，从发热方面来说是不可行的；这样的配置必然限制高功率芯片的功率或者冒了危害和/或者影响存储器芯片的性能的风险。通过在IC封装中将这样的芯片定位在高功率芯片旁边来将低功率芯片包括在单个IC封装中也是不可取的，因为这样水平分布的配置导致IC封装具有不实用的大的覆盖区(footprint)并且在低功率芯片和高功率芯片之间具有更长的互连路径。如前所述，本
需要用于布置为彼此紧密靠近的高功率芯片和低功率芯片的IC封装，该IC封装防止低功率芯片过热。
技术实现思路
本专利技术的一个实施例阐述了一种IC系统,其中例如存储器芯片的低功率芯片位于靠近例如逻辑芯片的一个或多个较高功率芯片，而不经受过热结果。IC系统包括嵌入在封装基板中的低功率芯片和布置在封装基板上的高功率逻辑芯片来形成堆叠。因为封装基板的部分将嵌入的低功率芯片与高功率芯片热绝缘，所以低功率芯片能够定位为与高功率芯片靠近而不会过热。本专利技术的一个优点在于，存储器芯片和其他低功率装置能够定位为与相同的IC系统中的高功率装置紧密靠近，而不会由高功率装置使其过热。这种紧密靠近有利地缩短了高功率和低功率装置之间的互连路径长度，这提高了装置性能并减小了 IC系统中的互连寄生。附图说明因此，可以详细地理解本专利技术的上述特征，并且可以参考实施例得到对上面所简要概括的本专利技术的更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅用于示意本专利技术的典型实施例，由于本专利技术可以具有其他等效的实施例，因此附图不应被认为是对本专利技术范围的限制。图1是根据本专利技术一个实施例的、集成电路(IC)系统的示意横剖面视图；图2是根据本专利技术的一个实施例的、具有与高功率芯片部分重叠的多个低功率芯片的IC系统的示意横剖面视图；图3是根据本专利技术的一个实施例的、具有多个高功率芯片的IC封装的示意横剖面视图；图4是根据本专利技术实施例的、具有布置为与低功率芯片邻近的热分配层的IC封装的示意横剖面视图；以及图5是根据本专利技术实施例的、具有布置在封装基板的一侧上的高功率芯片和以堆叠配置设置并嵌入在封装基板中的两个低功率芯片的IC封装的示意横剖面视图。为了清楚，在适合的情况下，使用相同的参考数字表示附图之间共同的相同元素。这是考虑到，一个实施例的特征可结合到其他实施例中，而不需要进一步的复述。具体实施例方式图1是根据本专利技术一个实施例的，集成电路(IC)系统100的示意横剖面视图。IC系统100包括多个IC芯片和/或其他独立的微电子组件，并且配置为将所述芯片和组件电和机械地连接至印刷电路板190。IC系统100包括纵向组合，即，高功率芯片101和低功率芯片102的堆叠配置，其中低功率芯片102与高功率芯片101热绝缘，并且因此不会被高功率芯片101显著地影响。IC系统100包括高功率芯片101、低功率芯片102、封装基板110和多个封装引线180。高功率芯片101安装在封装基板110的一侧，并且低功率芯片102嵌入在封装基板110中，从而低功率芯片102与高功率芯片101热绝缘。因为封装基板110的部分作为热绝缘层，低功率芯片102能够定位为与高功率芯片101的大部分重叠而不被高功率芯片101所生成的热量不利地影响。封装引线180提供IC系统100和印刷电路板(PCB)190之间的电连接，并且可以是本领域已知的任意技术上可行的芯片封装电连接，包括球栅阵列(BGA)、针脚栅格阵列(PGA)等等。高功率芯片101是高功率芯片，诸如中央处理单元(CPU)、图形处理单元(GPU)、应用处理器或其他逻辑装置、或在操作期间生成足以不利地影响位于IC系统100中的低功率芯片102或无源装置的性能的热量的任意IC芯片。“高功率芯片”如本文所限定的，是在正常操作期间生成至少IOW或更多的热量的任意IC芯片。高功率芯片101是未包含在芯片载体或封装中的未密封的裸芯。高功率芯片101安装在封装基板110的表面118上，并电连接至封装基板110的表面118上的电连接。高功率芯片101和封装基板110之间的电连接可使用本领域已知的任意技术上可行的方法实现，包括焊接布置在高功率芯片101的表面115上的微焊点(microbump)105至形成在封装基板110的表面118上的键合点113。可替代地，通过将高功率芯片101上的PGA机械按压到形成在封装基板110中的通孔或插座中来实现这样的电连接。在图1中示意的实施例中，高功率芯片101配置为具有微焊点105，该微焊点105将高功率芯片101电和机械地耦合至封装基板110。底部填充106 (垂直交叉线)、成型(overmold)、或任意技术上可行的封装技术均可用于保护高功率芯片101至封装基板110的电连接。如所示，高功率芯片101的侧115安装为靠着封装基板110，以及高功率芯片101的相对侧116面朝远离封装基板110的方向并且可用于附着于此的散热件或其他冷却机制。在图1中示意的实施例中，高功率芯片101热耦合至冷却机制130，其包括散热器131来加强IC系统100的热传输。低功率芯片102是在操作期间不会生成足以不利地影响邻近IC芯片或装置的性能的热量的低功率IC芯片。“低功率芯片”如本文所限定，是在正常操作期间生成大约IW量级的热量(即不超出大约5W)的任意IC芯片。低功率芯片102可以是位于IC系统100中的无源装置、诸如RAM、闪存等的存储器装置、I/O芯片或在正常操作中不生成超过5W的热量的任意其他芯片。低功率芯片102可以是未密封的或“裸硅(bare silicon)”存储器芯片；或在优选实施例中，可以是密封的且经测试的存储器芯片，该存储器芯片是完全封装。在后一种情况下，包含低功率芯片102的封装是足够薄以嵌入在封装基板110中的“低外形(low-profile)”封装。在堆叠配置中低功率芯片102安装为与高功率芯片101相对，并经·由形成在封装基板110中的导电线路114电连接至PCB 190和高功率芯片101。低功率芯片102和封装基板110之间的电连接可使用本领域已知的任意技术上可行的方法实现。在图1中示意的实施例中，低功率芯片102和封装基板110中的导线迹线114之间的电连接可以使用铜系过孔123来实现，该铜系过孔123在从核119构建封装基板110的过程期间形成。在一些实施例中，低功率芯片102包括娃通孔(through-silicon via TSV)125来帮助低功率芯片102、高功率芯片101和PCB 190之间的电连接。具体地，TSV 125有效提供了低功率芯片102面对PCB 190的表面和低功本文档来自技高网...

【技术保护点】
一种系统，包括：布置在芯片封装基板的第一侧上的第一高功率芯片；以及嵌入在所述芯片封装基板中并且电连接至所述第一高功率芯片的第一低功率芯片，其中所述高功率芯片在正常操作期间生成至少10W的热量，并且所述低功率芯片在正常操作期间生成少于5W的热量。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：亚伯拉罕·F·叶，乔·格雷科，尤恩·翟，约瑟夫·米纳卡佩利，约翰·Y·陈，
申请(专利权)人：辉达公司，
类型：发明
国别省市：