堆叠半导体器件制造技术

一种堆叠半导体器件(200,800)，包括第一，第二，第三和第四半导体器件。包括所述有源电路的每个所述第一半导体器件和所述第二半导体器件的第一主表面直接面向彼此，并且包括所述有源电路的每个所述第三半导体器件和所述第四半导体器件的第一主表面直接面向彼此。所述第二半导体器件的第二主表面直接面向所述第三半导体器件的第二主表面。所述堆叠半导体器件包括多个连续导电通孔(116)，其中每个连续导电通孔从所述第一器件的所述第二主表面、穿过所述第一器件、第二器件、第三器件和第四器件延伸到所述第四器件的所述第二主表面。每个半导体器件在所述器件的至少一个边缘上的所述第一主表面处可能包括斜面边缘。

【技术实现步骤摘要】

本专利技术通常涉及半导体器件，更具体地说涉及堆叠多个半导体器件。
技术介绍
管芯堆叠的传统硅通孔(TSV)栓塞在单晶圆级上形成。管芯然后在每个晶圆或管芯面处通过互连被互连到堆叠中。作为每个从管芯到管芯过渡中的凹凸间隙高度(bumpstandoff height)的结果。高度被添加到堆叠中。从电力学上讲，每个接口提供反射和添加阻抗，它们共同降低了高频信号完整性。此外，驱散半导体器件热量以实现较小器件尺寸和较高频率操作是可取的。特别是，堆叠的管芯在小体积内产生热量，该小体积需要附加的热路径来散热。附图说明通过参考附图，本专利技术可以被更好的理解，并且其多个目的、特征、以及优点对本领域技术人员来说会非常明显。图1是根据本专利技术的实施例的在制造阶段之后的半导体器件的偏侧截面图。图2是在另一个制造阶段之后的图1的半导体器件的偏侧截面图。图3是在另一个制造阶段之后的图2的半导体器件的偏侧截面图。图4是在另一个制造阶段之后的图3的半导体器件的偏侧截面图。图5是在另一个制造阶段之后的图4的半导体器件的偏侧截面图。图6是图5的半导体器件的部分顶视图。图7是根据本专利技术的实施例的堆叠半导体器件的偏本文档来自技高网...

【技术保护点】
一种堆叠半导体器件，包括：第一半导体器件，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路;第二半导体器件，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有有源电路;第三半导体器件，所述第三半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件的所述第一主表面具有有源电路;第四半导体器件，所述第四半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第四半导体器件的所述第一主表面具有有源电路;其中：所述第一半导体器件的所述第一主表面面向所...

【技术特征摘要】
2011.10.07 US 13/268,5801.一种堆叠半导体器件，包括第一半导体器件，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路；第二半导体器件，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有有源电路；第三半导体器件，所述第三半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件的所述第一主表面具有有源电路；第四半导体器件，所述第四半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第四半导体器件的所述第一主表面具有有源电路；其中所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面， 使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体器件和所述第二半导体器件的所述第二主表面之间；所述第三半导体器件的所述第一主表面面向所述第四半导体器件的所述第一主表面， 使得所述第三半导体器件和所述第四半导体器件的所述第一主表面位于所述第三半导体器件和所述第四半导体器件的所述第二主表面之间；以及所述第二半导体器件的所述第二主表面面向所述第三半导体器件的所述第二主表面， 使得所述第二半导体器件和所述第三半导体器件的所述第二主表面位于所述第二半导体器件和所述第三半导体器件的所述第一主表面之间；以及至少一个连续导电通孔，其中所述至少一个连续导电通孔的每个连续导电通孔从所述第一半导体器件的所述第二主表面延伸穿过所述第一半导体器件、所述第二半导体器件和所述第三半导体器件。2.根据权利要求1所述的堆叠半导体器件，其中所述至少一个导电通孔中的每一个在所述第一半导体器件和所述第二半导体器件的所述第一主表面之间的接口处具有第一宽度，以及在所述第一半导体器件的所述第一主表面和所述第二主表面之间具有第二宽度，其中所述第一宽度大于所述第二宽度；以及所述至少一个导电通孔中的每一个在所述第三半导体器件和所述第四半导体器件的所述第一主表面之间的接口处具有第三宽度，以及在所述第三半导体器件的所述第一主表面和所述第二主表面之间具有第四宽度，其中所述第三宽度大于所述第四宽度。3.根据权利要求1所述的堆叠半导体器件，其中所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个的进一步特征在于半导体管-!-HΛ ο4.根据权利要求1所述的堆叠半导体器件，所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个的进一步特征在于存储器件。5.根据权利要求1所述的堆叠半导体器件，所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个的进一步特征在于半导体晶圆。6.根据权利要求1所述的堆叠半导体器件，所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个包括导电面，并且其中所述至少一个连续导电通孔的一个或多个连续导电通孔电耦合于每个所述导电面。7.根据权利要求1所述的堆叠半导体器件，其中所述至少一个连续导电通孔的一个或多个连续导电通孔是用于在所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个的所述有源电路之间耦合信号。8.根据权利要求1所述的堆叠半导体器件，其中所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件中每一个在所述半导体器件的至少一个边上的所述第一主表面处包括斜面。9.根据权利要求8所述的堆叠半导体器件，其中所述第一半导体器件的所述斜面边缘面向所述第二半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开口，所述堆叠半导体器件的所述第一垂直边基本上垂直于所述第一半导体器件、所述第二半导体器件、所述第三半导体器件和所述第四半导体器件的所述第一主表面和第二主表面中的每一个；以及所述第三半导体器件的所述斜面边缘面向所述第四半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的所述第一垂直边上的所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间形成第二开口。10.根据权利要求9所述的堆叠半导体器件，还包括散热器，所述散热器被附着到所述堆叠半导体器件的所述第一垂直边，所述散热器具有第一突出部分和第二突出部分，所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体器件所述斜面边缘之间的所述第一开口中，所述第二突出部分插入到位于所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间的所述第二开口中。11.根据权利要求9所述的堆叠半导体器件，其中所述第一半导体器件包括导电面，所述导电面包括延伸到所述第一半导体器件的所述斜面边缘上的至少一个突出部分；所述第二半导体器件包括导电面，所述导电面包括延伸到所述第二半导体器件的所述斜面边缘上的至少一个突出部分；所述第三半导体器件包括导电面，所述导电面包括延伸到所述第三半导体器件的所述斜面边缘上的至少一个突出部分；以及所述第四半导体器件包括导电面，所述导电面包括延伸到所述第四半导体器件的所述斜面边缘上的至少一个突出部分。12.根据权利要求1所述的堆叠半导体器件，其中所述至少一个连续导电通孔的每个连续导电通孔穿过所述第四半导体器件延伸到所述第四半导体器件的所述第二主表面。13.一种用于形成堆叠半导体器件的方法，包括在第一半导体器件内形成第一组多个开口，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路，其中所述第一组多个开口中的每一个从所述第一半导体器件的所述第一主表面、穿过所述第一半导体器件延伸到所述第一半导体器件的所述第二主表面；在第二半导体器件内形成第二组多个开口，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有有源电路，其中所述第二组多个开口中的每一个从所述第二半导体器件的所述第一主表面、穿过所述第一半导体器件延伸到所述第二半导体器件的所述第二主表面；在第三半导体器件内形成第三组多个开口，所述第三半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件的所述第一主表面具有有源电路，其中所述第三组多个开口中的每...

【专利技术属性】
技术研发人员：佩里·H·派莱伊，凯文·J·埃斯，迈克尔·B·麦克沙恩，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：