联合封装高端和低端芯片的半导体器件及其制造方法技术

一种联合封装高端和低端芯片的半导体器件及其制造方法，该器件中低端和高端芯片分别粘贴在导电的引线框架的两边，使低端芯片的底部漏极电性连接载片基座的顶面，高端芯片的顶部源极通过对应的焊球，电性连接在载片基座的底面。本发明专利技术中由于低端芯片、引线框架的载片基座、高端芯片是立体布置的，能够减小整个器件的尺寸；将三者塑封之后，所述高端芯片背面覆盖的金属层或导电金属贴片，暴露设置在该半导体器件背面的封装体以外，有效改善器件的散热性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的封装结构及制造方法，特别涉及一种。
技术介绍
在功率晶体管的应用中，器件的尺寸及散热是两个重要的参数。通常通过暴露晶体管的栅极和漏极来改善器件的散热性能，但是实现过程往往比较复杂。在一些开关电路，例如同步降压变流器、半桥式变流器和逆变器中，需要两个功率 MOSFET以互补方式切换。如图1所示的开关电路中，包含连接在电压源3上的两个串联的 M0SFET，通常分别称这两个MOSFET为高端和低端的MOSFET芯片(简称为高端芯片I和低端芯片2)。其中，高端芯片I的源极，经由若干寄生电感0)肥、1^肥、0)1^、1^1^，连接至低端芯片2的漏极。对于这些器件来说，如果可以同时封装高端芯片和低端芯片，在封装体内部以引线连接这两个芯片，就能够减小引线电感。实际操作时，一般将高端芯片和低端芯片并排布置在引线框架的同一边，但是这样的平面布置使得整个器件的尺寸会比较大。
技术实现思路
本专利技术的目的是提供一种， 通过将高端芯片和低端芯片分别连接在引线框架的两边，使三者堆叠起来以减小整个器件的尺寸；并且，可以将芯片背面直接暴露或经由散热片暴露在封装体以外，来改善散热性倉泛。为了达到上述目的，本专利技术的一个技术方案是提供一种联合封装高端和低端芯片的半导体器件，其包含导电的引线框架，其设置有载片基座；高端芯片和低端芯片，其各自设置有顶部源极、顶部栅极和底部漏极；其中所述高端芯片的顶部源极上植设有若干导电的源极焊球，顶部栅极上植设有若干导电的栅极焊球；所述低端芯片的背面固定连接至引线框架的正面，并且使该低端芯片的底部漏极电性连接在载片基座的顶面；所述高端芯片的正面固定连接至引线框架的背面，并且使该高端芯片的顶部源极通过所述若干源极焊球电性连接至载片基座的底面；所述半导体器件还包含封装体，将依次堆叠布置的低端芯片、引线框架的载片基座、高端芯片塑封在所述封装体中，而使所述高端芯片的背面暴露在所述半导体器件背面的封装体以外来进行散热。所述引线框架还包含与所述载片基座分隔开且无电性连接的第一、第二、第三引脚，以及与所述载片基座电性连接的第四引脚。所述低端芯片 的底部漏极与所述高端芯片的顶部源极，分别连接在载片基座的两面，从而一起通过所述第四弓I脚与外部器件进行电性连接。所述高端芯片的顶部栅极通过若干栅极焊球，电性连接至所述第三引脚。在所述高端芯片的背面覆盖有一散热件；器件封装后，所述散热件暴露在器件背面的封装体以外；所述高端芯片的底部漏极通过所述暴露的散热件与外部器件电性连接。所述散热件是在所述高端芯片背面，通过蒸发溅射形成的具有一定厚度的金属层。或者，所述散热件是在所述高端芯片背面粘贴的一个导电的金属贴片。所述低端芯片的顶部源极，通过设置的一个金属连接片，电性连接至所述第一引脚；所述低端芯片的顶部栅极，通过设置的另一个金属连接片，电性连接至所述第二引脚。所述金属连接片与所述低端芯片之间，所述金属连接片与所述第一引脚、第二引脚之间，分别设置有使其对应粘贴并电性连接的高温合金。在所述低端芯片与所述引线框架的载片基座之间，设置有使两者相互粘贴并电性连接的高温合金。所述高端芯片的顶部源极、顶部栅极上，对应植设的若干焊球分别是由低温合金制成。本专利技术的另一个技术方案是提供一种联合封装高端和低端芯片的半导体器件的制作方法，其包含以下步骤步骤1、由导电材料制作一条引线框架；对应每个半导体器件，在所述引线框架上设置有载片基座；步骤2、在一低端半导体晶圆的正面，对应制作多个低端芯片的顶部源极和顶部栅极；在该晶圆的背面，对应制作所述多个低端芯片的底部漏极；将晶圆切割分离，形成所述多个低端芯片；步骤3、在一高端半导体晶圆的正面，对应制作多个高端芯片的顶部源极和顶部栅极；在该晶圆的背面，对应制作所述多个底端芯片的底部漏极；在高端芯片的顶部源极和顶部栅极上通过植球，对应形成有若干导电的源极焊球和栅极焊球；之后将晶圆切割分离， 形成多个所述高端芯片；步骤4、低端芯片正面朝上，将低端芯片的背面粘贴在引线框架的正面，使其底部漏极电性连接在载片基座的顶面上；步骤5、翻转所述引线框架使其背面朝上；使所述高端芯片的正面朝下，将高端芯片的正面粘贴到引线框架的背面，使其顶部源极通过若干源极焊球，电性连接在载片基座朝上的底面，从而与所述低端芯片的底部漏极电性连接；步骤6、通过模压方式，将依次堆叠的低端芯片、引线框架的载片基座、高端芯片全部塑封在封装体内，而使所述高端芯片的背面暴露在所述半导体器件背面的封装体以外， 实现其底部漏极与外部器件的电性连接并进行散热；步骤7、通过切筋成型的方式，将引线框架上的各个半导体器件分离。步骤3中，通过 漏极金属化工艺，在高端芯片的背面蒸发溅射形成具有一定厚度的金属层，或者在该高端芯片的背面粘贴有一导电的金属贴片；在经过步骤6所述器件封装之后，所述金属层或金属贴片，暴露在器件背面的封装体以外来进行散热。步骤I中，对应每个半导体器件，在所述引线框架上还设置了与所述载片基座分隔开且无电性连接的第一、第二、第三引脚，以及与载片基座电性连接的第四引脚。步骤4中，所述低端芯片的顶部源极和顶部栅极，分别通过金属连接片电性连接至引线框架的所述第一引脚和第二引脚上。步骤5中，所述高端芯片的顶部栅极通过所述若干栅极焊球，电性连接在引线框架的第三引脚上。步骤5之后，所述低端芯片的底部漏极与所述高端芯片的顶部源极，分别连接在载片基座的两面，从而一起通过所述第四弓I脚与外部器件进行电性连接。步骤4中，使用高温合金，作为所述低端芯片与载片基座之间，所述金属连接片与低端芯片之间，所述金属连接片与所述第一引脚、第二引脚之间电性连接的粘接材料。步骤3中，所述高端芯片的顶部源极和顶部栅极上对应植设的若干焊球，是分别由低温合金制成的。本专利技术所述联合封装高端和低端芯片的半导体器件中，低端芯片和高端芯片分别位于引线框架的上下两边，三者形成了立体堆叠的结构；相比现有技术中将低端和高端芯片并排贴附在引线框架同一边的结构，本专利技术有效减小了整个器件的尺寸。另外，本专利技术将高端芯片底部漏极上覆盖的金属层或导电的金属贴片作为散热片，暴露设置在封装后的器件背面之外，能够有效改善器件的散热性能。附图说明图1是现有技术中同步降压变流器的电路模型，其中高端芯片的源极电性连接至低端芯片的漏极；图2是本专利技术所述联合封装高端和低端芯片的半导体器件中引线框架的结构示意图3是本专利技术所述半导体器件中低端芯片与引线框架连接的示意图4是本专利技术所述半导体器件中高端芯片的结构示意图5是本专利技术所述半导体器件中高端芯片与引线框架连接的示意图6是本专利技术所述半导体器件中低端芯片、高端芯片分别连接在引线框架上下两面的侧视图7是本专利技术所述半导体器件在封装后的正面结构示意图8是本专利技术所述半导体器件在封装后的背面结构示意 图9是本专利技术所述半导体器件在分离后的正面结构示意图10是本专利技术所述半导体器件在分离后的背面结构示意图11是本专利技术所述半导体器件在分离后的侧剖视图。具体实施方式以下结合附图说明本专利技术的具体实施方式。配合参见图2 图11所示，本专利技术提供一种，图11是该半导体器件整体结构的侧剖视图。所述的半导体器件中包含一引线框架100，以及分别连接在该引线框架100上下两边的低端芯片200和高端芯片300。 本文档来自技高网...

【技术保护点】
一种联合封装高端和低端芯片的半导体器件，其特征在于，包含导电的引线框架(100)，其设置有载片基座(110)；低端芯片(200)和高端芯片(300)，其各自设置有顶部源极、顶部栅极和底部漏极；其中所述高端芯片(300)的顶部源极上植设有若干导电的源极焊球(311)，顶部栅极上植设有若干导电的栅极焊球(312)；所述低端芯片(200)的背面固定连接至引线框架(100)的正面，并且使该低端芯片(200)的底部漏极电性连接在载片基座(110)的顶面；所述高端芯片(300)的正面固定连接至引线框架(100)的背面，并且使该高端芯片(300)的顶部源极通过所述若干源极焊球(311)电性连接至载片基座(110)的底面；所述半导体器件还包含封装体(400)，将依次堆叠布置的低端芯片(200)、引线框架(100)的载片基座(110)、高端芯片(300)塑封在所述封装体(400)中，而使所述高端芯片(300)的背面暴露在所述半导体器件背面的封装体(400)以外来进行散热。

【技术特征摘要】
1.一种联合封装高端和低端芯片的半导体器件，其特征在于，包含 导电的引线框架(100)，其设置有载片基座(110)； 低端芯片(200)和高端芯片(300)，其各自设置有顶部源极、顶部栅极和底部漏极；其中所述高端芯片(300)的顶部源极上植设有若干导电的源极焊球(311)，顶部栅极上植设有若干导电的栅极焊球(312)； 所述低端芯片(200)的背面固定连接至引线框架(100)的正面，并且使该低端芯片(200)的底部漏极电性连接在载片基座(110)的顶面；所述高端芯片(300)的正面固定连接至引线框架(100)的背面，并且使该高端芯片(300)的顶部源极通过所述若干源极焊球(311)电性连接至载片基座(110)的底面； 所述半导体器件还包含封装体(400)，将依次堆叠布置的低端芯片(200)、引线框架(100)的载片基座(110)、高端芯片(300)塑封在所述封装体(400)中，而使所述高端芯片(300)的背面暴露在所述半导体器件背面的封装体(400)以外来进行散热。2.如权利要求1所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述引线框架(100)还包含与所述载片基座(110)分隔开且无电性连接的第一、第二、第三引脚(121、122、123)，以及与所述载片基座(110)电性连接的第四引脚(124)。3.如权利要求2所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述低端芯片(200)的底部漏极与所述高端芯片(300)的顶部源极，分别连接在载片基座(110)的两面，从而一起通过所述第四引脚(124)与外部器件进行电性连接。4.如权利要求2所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述高端芯片(300)的顶部栅极通过若干栅极焊球(312)，电性连接至所述第三引脚(123)。5.如权利要求1所述联合封装高端和低端芯片的半导体器件，其特征在于， 在所述高端芯片(300)的背面覆盖有一散热件；器件封装后，所述散热件暴露在器件背面的封装体(400)以外；所述高端芯片(300)的底部漏极通过所述暴露的散热件与外部器件电性连接。6.如权利要求5所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述散热件是在所述高端芯片(300)背面，通过蒸发溅射形成的具有一定厚度的金属层(320)。7.如权利要求5所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述散热件是在所述高端芯片(300)背面粘贴的一个导电的金属贴片(320’)。8.如权利要求2所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述低端芯片(200)的顶部源极，通过设置的一个金属连接片(230)，电性连接至所述第一引脚(121);所述低端芯片(200)的顶部栅极，通过设置的另一个金属连接片(230)，电性连接至所述第二引脚(122)。9.如权利要求8所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述金属连接片(230)与所述低端芯片(200)之间，所述金属连接片(230)与所述第一引脚(121)、第二引脚(122)之间，分别设置有使其对应粘贴并电性连接的高温合金(220)。10.如权利要求1所述联合封装高端和低端芯片的半导体器件，其特征在于，在所述低端芯片(200)与所述引线框架(100)的载片基座(110)之间，设置有使两者相互粘贴并电性连接的高温合金(220)。11.如权利要求1所述联合封装高端和低端芯片的半导体器件，其特征在于， 所述高端芯片(300)的顶部源极、顶部栅极上，对应植设的若干焊球分别是由低温合金制成。12.—种联合封装高端和低端芯片的半导体器件的制作方法，其特征在于，包含以下步骤 步骤1、由导电材料制作一条引线框架(100);对应每个半导体器件，在所述引线框架(100)上设置有载片基座(110)； 步骤2、...

【专利技术属性】
技术研发人员：龚玉平，薛彦迅，赵良，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：