一种叠加式瞬态抑制二极管制造技术

技术编号:8360185 阅读:194 留言:0更新日期:2013-02-22 08:06
本实用新型专利技术属于二极管的技术领域,具体的涉及一种叠加式瞬态抑制二极管。一种叠加式瞬态抑制二极管,包括封装外壳,其特征在于,封装外壳内包括芯片Ⅰ、芯片Ⅱ、料架Ⅰ与料架Ⅱ,芯片Ⅰ与芯片Ⅱ通过焊料层叠加焊接;芯片Ⅰ的上表面通过焊料层与料架Ⅰ一端上的凸台相焊接,芯片Ⅱ的下表面通过焊料层与料架Ⅱ一端上的凸台相焊接;料架Ⅰ引出端与料架Ⅱ引出端分别外露于封装外壳外。该种叠加式瞬态抑制二极管解决传统的单颗芯片无法实现高压大功率技术要求的问题。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

一种叠加式瞬态抑制二极管
本技术属于二极管的
,具体的涉及一种叠加式瞬态抑制二极管。
技术介绍
瞬态抑制二极管(TVS)在电路设计中作为一种保护器件越来越多的应用在各个领域,然而,对于瞬态抑制二极管(TVS)扩散技术而言,目前单颗芯片无法实现在高压 (250V以上)领域内的应用。目前瞬态抑制二极管(TVS)在进行单颗芯片封装时,焊料层是采用焊片材料,该种材料膨胀系数较大,在封装过程中,容易产生较大的应力,会对芯片造成损伤。此外,焊片材料与芯片的黏着性差,容易出现爬锡现象,导致焊料层出现焊接空洞,造成虚焊。
技术实现思路
本技术的目的在于针对上述存在的缺陷而提供一种叠加式瞬态抑制二极管,该种叠加式瞬态抑制二极管解决传统的单颗芯片无法实现高压大功率技术要求的问题。本技术的技术方案为一种叠加式瞬态抑制二极管,包括封装外壳,封装外壳内包括芯片I、芯片II、料架I与料架II,芯片I与芯片II通过焊料层叠加焊接;芯片 I的上表面通过焊料层与料架I 一端上的凸台相焊接,芯片II的下表面通过焊料层与料架 II一端上的凸台相焊接;料架I引出端与料架II引出端分别外露于封装外壳外。所述焊料层采本文档来自技高网...

【技术保护点】
一种叠加式瞬态抑制二极管,包括封装外壳,其特征在于,封装外壳内包括芯片Ⅰ、芯片Ⅱ、料架Ⅰ与料架Ⅱ,芯片Ⅰ与芯片Ⅱ通过焊料层叠加焊接;芯片Ⅰ的上表面通过焊料层与料架Ⅰ一端上的凸台相焊接,芯片Ⅱ的下表面通过焊料层与料架Ⅱ一端上的凸台相焊接;料架Ⅰ引出端与料架Ⅱ引出端分别外露于封装外壳外。

【技术特征摘要】

【专利技术属性】
技术研发人员:周涛陈思太盛春芳
申请(专利权)人:淄博晨启电子有限公司
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1