芯片结构及其工艺、芯片堆叠结构及其工艺制造技术

一种芯片结构以及由该芯片结构堆叠而成的堆叠结构，其中该芯片结构具有基层以及至少一弹性接点。此外，为使原先位于基层的四周的多个焊垫可以特定布局重新排列于基层上，因此芯片结构还可具有重布线层。基层具有第一表面与第二表面。弹性接点嵌入基层并且突出于基层的第一表面与第二表面之外。弹性接点具有弹性凸块与包覆弹性凸块的导电层，且导电层连接重布线层。两芯片结构可通过其所具有的弹性接点相互接合或是通过其所具有的弹性接点或重布线层相互接合。

【技术实现步骤摘要】

本专利技术是有关于一种芯片结构及其工艺与芯片堆叠结构及其工艺，且特 别是有关于 一种具有弹性接点的芯片结构及其工艺与芯片堆叠结构及其工
技术介绍
在现今的信息社会中，使用者均是追求高速度、高品质、多功能性的电 子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈 进。为了达到上述目的，近来发展出一种多芯片封装模块，也就是将多个不同功能或相同功能的芯片一并封装于同一承载器(carrier)上，而承载器例 如为基板或导线架，并透过承载器与外部电路电性连接。因此，多芯片封装 模块具有更快的传输速度、更短的传输路径以及更佳的电气特性，并进一步 缩小芯片封装结构的尺寸及面积，因而使得多芯片封装技术已经普遍应用于 各种电子产品的中，并成为未来的主流产品。此外，堆叠式封装(stacked package)结构即是利用多芯片封装技术将 多个芯片或被动元件以堆叠的方式配置于同一承载器上。于习知技术中，堆 叠的方式主要是在各芯片上相同位置制作微通孔，并配合高深宽比的电镀使 导电材料填入微通孔中，之后再将芯片堆叠使各芯片的微通孔相接，以达成 芯片之间的电性导通。此外，另有一种堆叠的方式是在多层的堆叠芯片旁贴附具有多个电极的 基板，这些电极之间相互电性导通，并且每一个芯片分别与一个电极电性导 通，藉此来达成芯片之间的电性导通。另外，堆叠的方式还可以是将线路连 接至芯片侧面与晶背，并在晶背上制作凸块以电性连接相邻的芯片。还有一 种堆叠的方式是将线路连接至芯片侧面，并在堆叠芯片的侧面完成线路连接 以及芯片间的电性连接
技术实现思路
本专利技术关于一种芯片结构及其工艺，其具有较简单的工艺，并可进行堆 叠而形成具有高可靠度的芯片堆叠结构。本专利技术另关于通过上述的芯片结构所形成的芯片堆叠结构及其工艺与 应用。为具体描述本专利技术的内容，在此提出一种芯片结构，其具有基层以及至 少一弹性接点。基层具有第一表面与第二表面。弹性接点嵌入基层并且突出 于基层的第 一表面与第二表面之外。弹性接点具有弹性凸块与包覆弹性凸块 的导电层。为具体描述本专利技术的内容，在此提出一种芯片堆叠结构，其具有相互堆 叠的多个芯片单元，而每一芯片单元具有基层以及至少一弹性接点。基层具 有第 一表面与第二表面。弹性接点嵌入基层并且突出于基层的第 一表面与第 二表面之外。弹性接点具有弹性凸块与包覆弹性凸块的导电层。其中，相邻 两芯片单元通过其所具有的弹性接点相互接合。为具体描述本专利技术的内容，在此提出一种芯片堆叠结构，其具有相互堆 叠的多个芯片单元，而每一芯片单元具有基层、重布线层以及至少一弹性接 点。基层具有第一表面与第二表面。弹性接点嵌入基层并且突出于基层的第 一表面与第二表面之外。弹性接点具有弹性凸块与包覆弹性凸块的导电层。 重布线层配置于基层的第一表面上并连接弹性接点的导电层。其中，相邻两 芯片单元分别通过其所具有的弹性接点或重布线层相互接合。为具体描述本专利技术的内容，在此提出一种芯片工艺。首先，提供基层， 且基层具有第一表面与第二表面。然后，形成至少一弹性接点，且弹性接点 嵌入基层并且突出于基层的第 一表面与第二表面之外。弹性接点包括弹性凸 块与包覆弹性凸块的第一导电层。为具体描述本专利技术的内容，在此提出一种芯片堆叠结构的工艺。首先， 形成多个芯片单元，其中每个芯片单元的工艺为如下所述。首先，提供基层， 基层具有第一表面与第二表面。然后，形成至少弹性接点，而弹性接点嵌入 基层并且突出于基层的第 一表面与第二表面之外，且弹性接点包括弹性凸块 与包覆弹性凸块的第一导电层。此时，已初步完成芯片单元，而在此之后，形成芯片堆叠结构。为具体描述本专利技术的内容，在此提出一种芯片堆叠结构的工艺。首先，形成多个芯片单元，其中每个芯片单元的工艺为如下所述。首先，提供基层， 基层具有第一表面与第二表面。接着，在基层的第一表面上形成重布线层。 然后，形成至少一弹性接点，而弹性接点嵌入基层并且突出于基层的第一表 面与第二表面之外，且弹性接点包括弹性凸块与包覆弹性凸块的第一导电 层。其中，第一导电层连接重布线层。此时已初步完成芯片单元，而在此之层相互接合，以形成芯片堆叠结构。综上所述，由于本专利技术的芯片结构的弹性接点具有弹性，因而可緩沖芯 片堆叠结构在弹性接点上所产生的应力，增加芯片堆叠结构中的相邻两芯片 相互接合的可靠度。另一方面，本专利技术的芯片结构于制作时不需形成习知的 微通孔，因此不需要高深宽比的电镀工艺，有助于简化制作方法并可降低制 造成本。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并配合所附图式，作详细说明如下。附图说明图1为本专利技术一实施例的芯片结构的剖面图。图2A~图2N绘示本专利技术的芯片结构的制作流程。 图3为本专利技术的一种芯片堆叠结构的剖面图。 图4为本专利技术的另 一 种芯片堆叠结构的剖面图 图5为本专利技术的又一种芯片堆叠结构的剖面图。 主要元件符号说明100、200:芯片结构110:基层112、114、 122a:表面120:弹性接点122、522a:弹性凸块124、124a、 124a，、 124b、 522b:导电层130:重布线层140、524:介电层152:开口300、 400、 500:芯片堆叠结构310、 410、 510、 520:芯片单元526:感测药物C:微盲孔PR:光致抗蚀剂层具体实施例方式图1为本专利技术一实施例的芯片结构的剖面图。请参照图1，芯片结构100具有一基层110以及至少一弹性接点120。 基层110具有表面112与表面114,而弹性接点120嵌入基层IIO并突出于 基层110的表面112与表面114之外。基层110例如是集成电路 (Integrated-Circuit, IC )芯片。弹性接点120具有一弹性凸块122与包覆弹 性凸块122的一导电层124。弹性凸块122的材料例如是高分子材料，而且 弹性凸块122的材料可以是聚酰亚胺(polyimide, PI )、聚二曱基硅氧烷 (Polydimethylsioxane， PDMS )或ABF膜(Ajinomoto build-up film )。导电 层124的材料例如是铜、锡、钇或钛。于本实施例中，为使原先位于基层IIO的四周的多个焊垫(未绘示)可 以特定布局，例如面阵列的方式，重新排列于基层110上，因此芯片结构100 还可具有一重布线层130。重布线层130配置于基层110的表面112上，并 且连接弹性接点120的导电层124。而且，多个芯片结构IOO可堆叠成一芯 片堆叠结构(未绘示)，而此芯片堆叠结构中的相邻两芯片结构100可通过 芯片结构IOO所具有的弹性接点120或是重布线层130相互接合。另外，于 本实施例中，为保护并绝缘重布线层130,因此芯片结构IOO还可具有一介 电层140。介电层140配置于基层110的表面112上并且覆盖重布线层130。 介电层140具有一开口 142，以暴露出该弹性接点120。介电层140的材料 例如是高分子材料，而且介电层140的材料可以是聚酰亚胺、聚二曱基硅氧 烷或ABF膜。另外，基于工艺上的便利，介电层140与弹性凸块122可使 用相同的材料制作，而具有相同的材料组成。在实际的应用上，本专利技术的芯片结构还可作为一生物芯片，其本文档来自技高网...

【技术保护点】
一种芯片结构，包括：　基层，具有第一表面与第二表面；　至少一弹性接点，嵌入该基层并且突出于该基层的该第一表面与该第二表面之外，该弹性接点包括弹性凸块与包覆该弹性凸块的导电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张道智，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]