半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，基底内形成有底层金属层；形成覆盖于基底表面以及底层金属层表面的刻蚀阻挡层；形成覆盖于刻蚀阻挡层表面的介质层；形成贯穿介质层的开口，且开口底部暴露出刻蚀阻挡层表面；采用刻蚀气体包括CF3I的干法刻蚀工艺刻蚀位于开口底部的部分厚度的刻蚀阻挡层，且在刻蚀去除部分厚度的刻蚀阻挡层的同时，在开口侧壁表面形成保护层；在形成保护层之后，采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层顶部表面；在暴露出的底层金属层表面形成导电层，且导电层填充满所述开口。本发明专利技术减小底层金属层受到的刻蚀损伤，改善半导体结构的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种半导体结构的形成方法。
技术介绍
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连结构的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。互连结构之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。然而，现有技术形成的半导体结构的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，减小底层金属层受到的刻蚀损伤，改善半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有底层金属层，且所述基底暴露出所述底层金属层顶部表面；形成覆盖于所述基底表面以及底层金属层表面的刻蚀阻挡层；形成覆盖于所述刻蚀阻挡层表面的介质层；刻蚀所述介质层，形成贯穿所述介质层的开口，且所述开口底部暴露出刻蚀阻挡层表面；采用刻蚀气体包括CF3I的干法刻蚀工艺刻蚀位于所述开口底部的部分厚度的刻蚀阻挡层，且在刻蚀去除部分厚度的刻蚀阻挡层的同时，在所述开口侧壁表面形成保护层；在形成所述保护层之后，采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层顶部表面；在所述暴露出的底层金属层表面形成导电层，且所述导电层填充满所述开口。可选的，所述刻蚀阻挡层的材料为氮化硅、掺碳氮化硅或掺碳氮氧化硅。可选的，所述刻蚀去除部分厚度的刻蚀阻挡层的刻蚀气体还包括N2和O2。可选的，采用中性粒子束刻蚀工艺刻蚀去除所述部分厚度的刻蚀阻挡层，工艺参数包括：CF3I流量为50sccm至500sccm，O2流量为0sccm至100sccm，N2流量为0sccm至200sccm，CF4流量为0sccm至100sccm，刻蚀腔室压强为5毫托至500毫托，源功率为100瓦至1000瓦，偏置功率为0瓦至500瓦。可选的，所述保护层的材料包括碳原子和氟原子。可选的，在刻蚀去除所述部分厚度的刻蚀阻挡层之后，剩余刻蚀阻挡层表面也形成有保护层。可选的，所述各向同性干法刻蚀工艺对所述刻蚀阻挡层的刻蚀速率大于对开口侧壁表面的保护层的刻蚀速率。可选的，所述各向同性干法刻蚀工艺的工艺参数包括：CF4流量为50sccm至500sccm，CHF3流量为0sccm至200sccm，O2流量为0sccm至100sccm，N2流量为0sccm至200sccm，刻蚀腔室压强为5毫托至500毫托，源功率为100瓦至1000瓦。可选的，所述介质层的材料具有多孔结构；所述介质层为低k介质材料或超低k介质材料。可选的，在暴露出所述底层金属层顶部表面之后、形成所述导电层之前，还包括步骤：对所述开口以及底层金属层进行刻蚀后处理。可选的，所述刻蚀后处理还刻蚀所述位于开口侧壁表面的保护层。可选的，采用N2和CO进行所述刻蚀后处理的工艺参数包括：N2流量为50sccm至500sccm，CO流量为0sccm至200sccm，刻蚀腔室压强为5毫托至500毫托，源功率为100瓦至1000瓦，偏置功率为0瓦至500瓦。可选的，在形成所述导电层之前，还对开口以及底层金属层进行湿法清洗处理，刻蚀去除位于开口侧壁表面的保护层。可选的，所述湿法刻蚀处理的刻蚀液体为氢氟酸溶液或双氧水溶液。可选的，所述剩余厚度为所述刻蚀阻挡层厚度的20％至90％。可选的，所述开口包括相互贯穿的通孔以及沟槽，其中，所述通孔位于沟槽与基底之间，且所述通孔的宽度尺寸小于沟槽的宽度尺寸。可选的，形成所述开口的工艺步骤包括：在所述介质层表面形成第一掩膜层，所述第一掩膜层内形成有暴露出部分介质层表面的第一凹槽；然后形成覆盖于第一掩膜层表面以及第一凹槽暴露出的部分介质层表面的第二掩膜层，所述第二掩膜层内形成有第二凹槽，且所述第二凹槽的宽度尺寸小于第一凹槽的宽度尺寸；以所述第二掩膜层为掩膜，刻蚀去除部分厚度的介质层，形成预开口；去除所述第二掩膜层；以所述第一掩膜层为掩膜，刻蚀位于预开口下方的介质层，还刻蚀第一掩膜层暴露出的介质层，直至暴露出刻蚀阻挡层表面。可选的，所述预开口的深度大于等于介质层厚度的75％、且小于等于介质层厚度的90％。可选的，所述导电层包括：位于开口底部和侧壁表面的扩散阻挡层、以及位于扩散阻挡层表面且填充满开口的导电体层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构的形成方法的技术方案中，刻蚀介质层形成贯穿介质层的开口，且所述开口底部暴露出刻蚀阻挡层表面；采用刻蚀气体包括CF3I的干法刻蚀工艺刻蚀位于开口底部的部分厚度的刻蚀阻挡层，且在刻蚀去除部分厚度的刻蚀阻挡层的同时，在所述开口侧壁表面形成保护层；在形成所述保护层之后，采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层顶部表面。由于位于开口侧壁表面的保护层对开口侧壁处的介质层起到保护作用，因此能够采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层表面。与各向异性干法刻蚀工艺相比，各向同性干法刻蚀工艺的刻蚀环境更为温和，因此当底层金属层顶部表面暴露在各向同性干法刻蚀工艺刻蚀环境中时，所述各向同性干法刻蚀工艺不会对底层金属层造成刻蚀损伤，或者，底层金属层受到的刻蚀损伤可以忽略不计。因此，本专利技术中底层金属层顶部表面保持有良好的形貌，所述底层金属层受到的刻蚀损伤很小，使得底层金属层保持较高的性能，从而改善形成的半导体结构的电学性能。进一步，刻蚀去除部分厚度的刻蚀阻挡层的刻蚀气体还包括N2和O2。N2的加入有利于提高干法刻蚀工艺对刻蚀阻挡层202和介质层203的刻蚀选择比，O2的加入能够使开口侧壁表面的介质层受到的刻蚀损伤小。部分厚度更进一步，在形成导电层之前，对开口以及底层金属层进行刻蚀后处理，所述刻蚀后处理能够去除位于开口内以及底层金属层表面的杂质，为后续形成导电层提供良好的界面环境。并且，在刻蚀后处理之后，还对开口以及底层金属层进行湿法清洗处理，所述湿法清洗处理能够进一步去除位于开口内以及底层金属层表面的杂质，且所述湿法清洗处理还能够使开口侧壁表面的保护层被去除，避免保护层对半导体结构的RC延迟造成不良影响，并且提高开口侧壁与后续形成的导电层之间界面性能，使得开口侧壁与导电层紧密接触。附图说明图1至图2为本专利技术一实施例提供的半导体结构形成过程的剖面结构示意图；图3至图11为本专利技术另一实施例提供的半导体结构形成过程的剖面结构示意图；图12为本专利技术又一实施例提供的半导体结构形成过程的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术形成的半本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内形成有底层金属层，且所述基底暴露出所述底层金属层顶部表面；形成覆盖于所述基底表面以及底层金属层表面的刻蚀阻挡层；形成覆盖于所述刻蚀阻挡层表面的介质层；刻蚀所述介质层，形成贯穿所述介质层的开口，且所述开口底部暴露出刻蚀阻挡层表面；采用刻蚀气体包括CF3I的干法刻蚀工艺刻蚀位于所述开口底部的部分厚度的刻蚀阻挡层，且在刻蚀去除部分厚度的刻蚀阻挡层的同时，在所述开口侧壁表面形成保护层；在形成所述保护层之后，采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层顶部表面；在所述暴露出的底层金属层表面形成导电层，且所述导电层填充满所述开口。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内形成有底层金属层，且所述基底暴露出所述底层金属层顶部表面；形成覆盖于所述基底表面以及底层金属层表面的刻蚀阻挡层；形成覆盖于所述刻蚀阻挡层表面的介质层；刻蚀所述介质层，形成贯穿所述介质层的开口，且所述开口底部暴露出刻蚀阻挡层表面；采用刻蚀气体包括CF3I的干法刻蚀工艺刻蚀位于所述开口底部的部分厚度的刻蚀阻挡层，且在刻蚀去除部分厚度的刻蚀阻挡层的同时，在所述开口侧壁表面形成保护层；在形成所述保护层之后，采用各向同性干法刻蚀工艺刻蚀去除剩余厚度的刻蚀阻挡层，直至暴露出底层金属层顶部表面；在所述暴露出的底层金属层表面形成导电层，且所述导电层填充满所述开口。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅、掺碳氮化硅或掺碳氮氧化硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀去除部分厚度的刻蚀阻挡层的刻蚀气体还包括N2和O2。4.如权利要求3所述的半导体结构的形成方法，其特征在于，采用中性粒子束刻蚀工艺刻蚀去除所述部分厚度的刻蚀阻挡层，工艺参数包括：CF3I流量为50sccm至500sccm，O2流量为0sccm至100sccm，N2流量为0sccm至200sccm，CF4流量为0sccm至100sccm，刻蚀腔室压强为5毫托至500毫托，源功率为100瓦至1000瓦，偏置功率为0瓦至500瓦。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括碳原子和氟原子。6.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀去除所述部分厚度的刻蚀阻挡层之后，剩余刻蚀阻挡层表面也形成有保护层。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述各向同性干法刻蚀工艺对所述刻蚀阻挡层的刻蚀速率大于对开口侧壁表面的保护层的刻蚀速率。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述各向同性干法刻蚀工艺的工艺参数包括：CF4流量为50sccm至500sccm，CHF3流量为0sccm至200sccm，O2流量为0sccm至100sccm，N2流量为0sccm至200sccm，刻蚀腔室压强为5毫托至500毫托，源功率为100瓦至1000瓦。9.如权利要求1所述的半导体结构的形成方法，其特征在在于，所述介质层...

【专利技术属性】
技术研发人员：张海洋，周俊卿，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31