本发明公开一种层叠封装件(PoP)，其包括：基板，具有多条基板迹线；第一功能芯片，在基板的顶部上，通过多个迹线上接合连接件连接至基板；以及第二功能芯片，在第一功能芯片的顶部上，直接连接至基板。另一层叠封装件(PoP)包括：基板，具有多条...

本发明公开了具有双层位错的半导体器件和制造该半导体器件的方法。示例性半导体器件和用于制造半导体器件的方法提高了载流子迁移率。该方法包括提供具有栅极叠层的衬底。该方法进一步包括：对衬底实施第一预非晶注入工艺，并且在衬底的上方形成第一应力膜...

本发明公开了用于在晶圆插入件上实施切割管芯的方法和装置。公开了方法，包括：接收包括一个或多个集成电路管芯的插入组件，该一个或多个集成电路管芯被安装在插入衬底的管芯侧面上，并且具有限定在集成电路管芯之间的空间中的划线区域，该插入件具有用于...

一种形成中介层的方法包括：提供半导体衬底，半导体衬底具有正面和与正面相对的背面；形成一个或多个硅通孔(TSV)，该一个或多个硅通孔从所述前表面延伸到所述半导体衬底中；形成层间介电(ILD)层，该层间介电层覆盖半导体衬底的正面和一个或多个...

本发明涉及一种方法，包括在金属焊盘上方形成钝化层，该金属焊盘置于半导体衬底上方。在钝化层中形成第一开口，金属焊盘的一部分通过该第一开口暴露出来。晶种层形成在钝化层上方并且与金属焊盘电连接。该晶种层进一步包括位于钝化层上方的一部分。在晶种...

一种方法，包括形成衬底上方的凸块下金属(UBM)层以及形成UBM层上方的掩模。该掩模覆盖UBM层的第一部分，而UBM层的第二部分通过掩模中的开口暴露。在开口中和UBM层的第二部分上形成了金属凸块。然后，去除掩模。执行激光去除来去除UBM...

公开了一种用于图像感测的系统和方法。实施例包括具有像素区的衬底，该衬底具有正面和背面。沿着衬底的背面实施共同注入工艺，所述衬底的背面与沿着衬底的正面设置的感光元件相对。共同注入工艺利用形成预非晶化区的第一预非晶化注入工艺。然后注入掺杂剂...

提供了一种形成衬底通孔的系统和方法。实施例包括：在衬底中形成开口，以及通过第一势垒层内衬开口。利用导电材料填充开口，将第二势垒层形成为与导电材料相接触。利用与形成第二势垒层不同的材料和不同的形成方法形成第一势垒层，使得可以调整材料和方法...

封装件包括具有衬底的器件管芯。模塑料接触该衬底的侧壁。金属焊盘位于该衬底上方。钝化层具有覆盖该金属焊盘的边部的部分。金属柱位于金属焊盘上方，并接触该金属焊盘。介电层位于钝化层上方。由模塑料或聚合物形成的封装材料位于该介电层上方。介电层包...

一种器件包括封装元件；位于该封装元件的表面上的金属迹线；以及覆盖该金属迹线的顶面和侧壁的第一介电掩模和第二介电掩模，其中该金属迹线的接合部分位于第一介电掩模和第二介电掩模之间，该接合部分包括具有第一宽度的第一部分和连接于第一部分一端的第...

公开了用于半导体的测试结构、该测试结构的制造方法和测试方法。在一个实施例中，用于半导体器件的测试结构包括印刷电路板(PCB)、探针区、以及在PCB和探针区之间设置的柔性机构、在PCB和探针区之间连接的多个引线。邻近探针区的多个引线的端部...

一种热传感器，包括具有第一和第二输入节点的比较器。参考电压发生器与第一输入节点电连接。参考电压发生器被配置为提供基本上与温度无关的参考电压。温度感测电路与第二输入节点电连接。温度感测电路被配置为提供依赖于温度的电压。温度感测电路包括电流...

发光二极管（LED）结构，即，LED结构，包括第一掺杂剂区、位于该第一掺杂剂区顶部上的介电层、位于该介电层第一部分的顶部上的接合焊盘层以及具有第一LED区和第二LED区的LED层。接合焊盘层电连接至第一掺杂剂区。第一LED区电连接至接合...

接合焊盘设计包括：多个接合焊盘，位于半导体芯片上方；和多个凸块下金属(UBM)层，形成在多个接合焊盘的相应接合焊盘的上方。接合焊盘中的至少一个具有包括伸长部和收缩部的伸长形状，伸长部大体上沿着从芯片的中心辐射到外围的应力方向定向。本发明...

一种半导体器件包括：势垒层，位于焊料凸块和后钝化互连(PPI)层之间。势垒层由无电镀镍(Ni)层、无电镀钯(Pd)层、或者浸渍(Au)层中的至少一个形成。

一种方法包括在介电层中形成开口，并在该介电层的表面上形成富硅层；富硅层的一部分延伸至开口内，并接触该介电层；在富硅层上方形成含钽层，并使其接触该富硅层；实施退火，使含钽层与富硅层反应，从而形成含钽和硅的层。本发明还提供含硅和钽的阻挡件的...

一种方法，包括：选择出存储在非瞬态计算机可读存储介质中的单元，将多个单元布置在半导体器件的模型上，以及基于该半导体器件的模型形成该半导体器件的掩模。该单元是根据设计规则设计的，在该设计规则中第一电源连接通孔所符合的标准选自包含以下标准的...

一种方法，包括：提供集成电路设计；以及根据布局生成多个双重图样化分解，多个双重图样化分解中的每一个都包括分离为双重图样化掩模组的第一掩模和第二掩模。确定第一和第二掩模之间的最大偏移，其中，最大偏移是用于在晶片上实施所述布局的制造工艺中的...

公开了一种集成电路(半导体)器件和用于制造集成电路器件的方法。所公开的器件包括：栅极结构，位于衬底上方并且限定衬底中的沟道区域；外延部件，具有在衬底中的第一掺杂剂；以及外延源极/漏极部件，具有在衬底中的第二掺杂剂。外延源极/漏极部件与外...

本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中，半导体器件包括：衬底，衬底包括至少两个隔离部件；鳍状衬底，位于至少两个隔离部件之间并且位于至少两个隔离部件的上方；以及外延层，位于鳍状衬底的露出部分的上方。根...