本发明公开了SRAM定时单元装置和方法，具体公开了用于提供SRAM定时跟踪单元电路。在实施例中，该装置包括：SRAM阵列，该阵列包括成行和成列布置的静态随机存储器单元；多个字线，每个字线都沿着其中一行与存储器单元连接；时钟发生器，用于输...

一种设计系统包括布局模块和用户界面。该布局模块包括计算单元，其中，计算单元被配置为：在电路的布局阶段期间，提取电路中的集成电路器件的布局参数；以及使用布局参数计算出器件的电路参数。该用户界面，被配置为响应于用户对器件的选择，显示出器件的...

内部时钟门控装置包括：静态逻辑模块和多米诺逻辑模块。将静态逻辑模块配置为接收时钟信号和时钟使能信号。将多米诺逻辑模块配置为从静态逻辑模块的输出接收时钟信号和控制信号。状态逻辑模块和多米诺逻辑模块进一步被配置为，使得当时钟使能信号具有逻辑...

一种发光二极管(LED)载具组件包括安装在硅基台上的LED管芯、导热并且电隔离地设置在硅基台下面的中间层以及设置在中间层下面的印刷电路板(PCB)。中间层与硅基台和PCB接合。本发明还公开了一种发光二极管载具。

一种方法包括提供LED元件，该LED元件包括衬底和在该衬底上设置的氮化镓(GaN)层。对该GaN层进行处理。处理包括对该GaN层实施离子注入工艺。该离子注入工艺可以提供该GaN层的粗糙化的表面区域。在实施例中，该离子注入工艺在低于约25...

一种半导体器件，包括：器件衬底，具有对应于半导体器件的正面和半导体器件的背面的正面和背面；金属部件，形成在器件衬底的正面上；接合焊盘，被设置在半导体器件的背面上，并且与金属部件电连通；以及屏蔽结构，被设置在器件衬底的背面上，其中，屏蔽结...

一种半导体器件，包括：器件衬底，具有正面和背面。该半导体器件还包括互连结构，设置在器件衬底的正面上，互连结构具有n层金属层。该半导体器件还包括接合焊盘，设置在器件衬底的背面上，该接合焊盘延伸穿过互连结构，并且直接接触n层金属层的第n层金...

本发明的一个实施例包括一种形成集成电路的方法。提供了具有有源区域和无源区域的衬底。在无源区域中形成多个沟槽。每个沟槽的长度和宽度的均方根小于5μm。在衬底上方沉积隔离材料，从而填充多个沟槽。将隔离材料平坦化，从而形成多个隔离结构。分别在...

公开了一种半导体器件及制造半导体器件的方法。示例性半导体器件及制造该半导体器件的方法提高了载流子迁移率。该方法包括：提供衬底；在衬底上方形成介电层；在介电层内形成第一沟槽，其中，第一沟槽延伸穿过介电层；在第一沟槽内外延(epi)生长第一...

本公开涉及一种LED灯。该LED灯包括位于基板上的多个发光二极管(LED)光源。LED光源的至少一个子集没有荧光粉涂层。该LED灯包括位于LED光源的该至少一个子集上方的多层帽状结构。该帽状结构含有荧光粉材料和扩散体材料。该帽状结构通过...

一种用于检测压控振荡器的内置自检测电路，包括：压控振荡器；缓冲器，具有连接至压控振荡器的输出的输入；以及射频峰值检测器，连接至缓冲器的输出。将射频峰值检测器配置为接收来自压控振荡器的交流信号，并且生成与在射频峰值检测器的输出处的交流信号...

一种系统，包括：压控振荡器，具有电感器和可变电容器；以及控制电容器阵列，与可变电容器并联连接。控制电容器阵列进一步包括：多个电容器组，其中，采用温度计编码来控制每个电容器组。另外，当通过n位温度计编码控制开关电容器阵列时，开关电容器阵列...

一种一次性可编程(OTP)器件，包括：至少一个晶体管；以及熔丝，与至少一个晶体管电连接。该熔丝包括：含硅线，在熔丝的第一节点和第二节点之间连续延伸；第一含硅化物部分，被设置在含硅线上方；以及第二含硅化物部分，被设置在含硅线上方，其中，第...

拼接单元，包括：阱区域；阱区域上的阱拾取区域；VDD导电轨；VSS导电轨；以及第一MOS电容器，电容器包括作为第一电容器极板的第一栅电极线，以及作为第二电容器极板的部分的第一阱拾取区域，其中第一电容器极板和第二电容器极板中的一个连接至V...

电路板级封装包括印刷电路板、安装在印刷电路板上的半导体管芯封装、调谐质量结构、以及安装到印刷电路板并且支撑调谐质量结构的支撑结构。本发明还提供了一种带有调谐质量阻尼结构的电路板级封装。

本发明提供了一种方法，该方法包括确定集成电路(IC)封装设计的翘曲。IC封装设计包括衬底，该衬底具有在第一主表面上的顶部阻焊膜以及在与第一主表面相对的第二主表面上的底部阻焊膜。第一主表面具有安装在顶部阻焊膜上方的IC管芯。修正该设计，包...

本发明公开了集成电路器件和制造集成电路器件的方法。该集成电路器件包括核心器件和输入/输出电路。核心器件和输入/输出电路中的每个都包括PMOS结构和NMOS结构。每个PMOS都包括位于高-k介电层上方的p-型金属功函数层，且每个NMOS结...

一种SRAM写辅助装置,包括：定时器单元和分压器。分压器单元被配置为将电压电势划分为更低电平。在写操作中，分压器的输出连接至存储器单元。时序单元被配置为生成脉冲，该脉冲所具有的宽度与施加到存储器芯片的电压电势成反比。此外，时序单元控制周...

公开了用于根据具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。分析平面布局，并以匹配方式生成对应的FinFET结构。然后，优化生成的FinFET结构。可以在验证和输出FinFET布局之前生成伪图案和新金属层。本发明...

一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D?IC)在测试模式下运行时，该3D?IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个...