用于压控振荡器的内置自检测电路制造技术

一种用于检测压控振荡器的内置自检测电路，包括：压控振荡器；缓冲器，具有连接至压控振荡器的输出的输入；以及射频峰值检测器，连接至缓冲器的输出。将射频峰值检测器配置为接收来自压控振荡器的交流信号，并且生成与在射频峰值检测器的输出处的交流信号成比例的直流值。此外，当压控振荡器正确运行时，射频峰值检测器的输出生成与来自压控振荡器的交流信号的幅度成比例的直流值。另一方面，当压控振荡器不能生成交流信号时，射频峰值检测器的输出端处于0伏。

【技术实现步骤摘要】

本专利技术涉及用于压控振荡器的内置自检测电路。
技术介绍
在射频电路中，例如，接收器或收发器，将压控振荡器(VCO)用于频率合成器，从而对射频信号进行降频变换或升频变换。频率合成器可以包括振荡器，被设计为由接收到的电压来控制频率，该电压由频率合成器控制系统所生成，该控制系统由分频器、频率和相位检测器、充电泵、以及低通滤波器形成。在频率合成器控制系统中，将分频器的输出与在频率和相位检测器处的参考信号进行比较。将频率和相位检测器的输出连接至低通滤波器，并且进一步连接至振荡器。结果，响应于来自低通滤波器的电压，振荡器生成期望的信号。在制造半导体芯片的工艺中，可以在晶圆上建立多个VCO电路。为了检测晶圆的故障压控振荡器，在制造半导体器件的不同阶段期间，采用各种检测电路检测压控振荡器。存在两种主要类型在晶圆级所实施的半导体检测和在封装级所实施的半导体检测。晶圆级测试的有利特征是晶圆级产品测试有助于降低封装成本和改善成品率。可以使用探针测试卡或者内置自检测电路来实施晶圆级检测。探针测试卡可以包括各种探针。可以将各种探针中的每个连接至要检测的晶圆上的测试焊盘。探针测试卡生成测试信号，并且从连接至晶圆上的测试焊盘的探针读取检测结果。如果晶圆上的一个电路模块不工作或者其结果超出电路模块规定的限制，则探针测试卡可以通过来自连接至故障电路模块的探针的结果找到该故障。通过采用探针测试卡，可以找到故障电路模块，从而使得在将该晶圆传送到半导体制造工艺的接下来的阶段以前，筛选出这些故障电路模块。结果，节省了封装故障芯片的成本。可以将内置自检测电路设置在绘制划片槽的区域中。虽然传统内置自检测电路 可能仅检测开路、短路、以及有源器件的直流特征，但因为VCO的直流特征是确定VCO的射频性能是否在VCO规定的限制内的关键因素，所以传统内置自检测电路可能没有充分评估VCO0结果，尽管通过了开路、短路、以及直流特征的晶圆级测试，但是一些VCO电路可能仍不能通过最后的封装芯片测试。
技术实现思路
为了解决上述问题，根据本专利技术的一个方面，提供了一种电路，包括射频峰值检测器，被配置为从压控振荡器接收交流信号，并且在射频峰值检测器的输出端处生成与交流信号成比例的直流值；以及缓冲器，位于射频峰值检测器和压控振荡器之间。其中，射频峰值检测器包括n型金属氧化物半导体(NMOS)晶体管，在弱反转区中运行；以及第一滤波器，连接在NMOS晶体管的漏极端和射频峰值检测器的输出端之间。其中，第一滤波器被配置为第一滤波器的截止频率小于压控振荡器生成的最小频率。其中，NMOS晶体管的栅极连接至固定电压电势。其中，该电路进一步包括第二滤波器，与第一滤波器串联连接；以及极间耦合电容器，位于射频峰值检测器的输入端与NMOS晶体管的漏极端之间。其中，缓冲器包括串联连接的P型金属氧化物半导体(PMOS)晶体管和NMOS晶体管；以及极间耦合电容器，位于缓冲器的输入端和栅极结点之间，栅极结点连接至PMOS晶体管的栅极和NMOS晶体管的栅极；其中，压控振荡器为交叉连接的振荡器。其中，压控振荡器与射频峰值检测器形成在相同的晶圆上。根据本专利技术的另一方面，提供了一种系统，包括压控振荡器；缓冲器，具有输入端，输入端连接至压控振荡器的输出端；以及射频峰值检测器，被配置为接收来自压控振荡 器的交流信号，并且在射频峰值检测器的输出端处生成与交流信号成比例的直流值。其中，压控振荡器为交叉连接振荡器，包括L_C储能电路，由第一电感器、第二电感器、以及电容器形成；交叉连接的晶体管对，其中，晶体管对中的第一晶体管的栅极连接至晶体管对的第二晶体管的漏极，并且第二晶体管的栅极连接至第一晶体管的漏极；以及偏置电流源，连接在交叉连接的晶体管对和地之间。其中，缓冲器被配置为将压控振荡器与射频峰值检测器隔离。其中，射频峰值检测器包括n型金属氧化物半导体(NMOS)晶体管，在弱反转区中运行；第一滤波器，连接至NMOS晶体管的漏极端；以及第二滤波器，连接在第一滤波器和射频峰值检测器的输出端之间。其中，第一滤波器和第二滤波器的截止频率小于压控振荡器生成的最小频率。其中，射频峰值检测器包括极间耦合电容器，位于缓冲器的输出端和射频峰值检测器的输入端之间。其中，压控振荡器、缓冲器、以及射频峰值检测器形成在相同晶圆上。根据本专利技术的再一方面，提供了一种方法，包括经由缓冲器从压控振荡器接收交流信号；检测交流信号的峰值；以及在射频峰值检测器的输出端处将峰值变换为直流值。该方法进一步包括将n型金属氧化物半导体(NMOS)晶体管的栅极连接至固定电压；在NMOS晶体管的漏极处生成直流分量和交流分量；通过采用在NMOS晶体管的漏极和射频峰值检测器的输出端之间连接的多个滤波器去除交流分量；以及生成与来自压控振荡器的交流信号的幅度成比例的直流值。该方法进一步包括将缓冲器设置在压控振荡器和射频峰值检测器之间。其中，将射频峰值检测器配置为使得当压控振荡器正确运行时，射频峰值检测器的输出端生成与来自压控振荡器的交流信号的幅度成比例的直流值；以及当压控振荡器不能生成交流信号时，射频峰值检测器的输出端处于0伏。该方法进一步包括在相同晶圆上形成压控振荡器、缓冲器、以及射频峰值检测器。附图说明为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中图I示出了根据实施例的用于检测压控振荡器的内置自检测电路的框图；图2示出了在图I中所示的内置自检测电路的具体原理图；图3A-图3C示出了用于测试生成5. 2GHz信号的VCO的内置自检测电路；以及图4A-图4C示出了图3A中所示的内置自检测电路的具体仿真结果。除非另有说明，否则在不同附图中的相应数字和标号通常指的是相应部件。为了清晰示出各个实施例的相关方面绘制附图，但没有必要按比例绘制。具体实施例方式下面，详细讨论本专利技术优选实施例的制造和使用。然而，应该理解，本专利技术提供了 许多可以在各种具体环境中实现的可应用的专利技术概念。所讨论的具体实施例仅仅示出制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。在具体上下文中关于优选实施例描述本专利技术，基于单个晶体管的峰值检测器将来自交叉连接的压控振荡器的交流信号的幅度变换为直流值。然而，还可以将本专利技术应用于根据各种峰值检测器的拓扑结构将交流信号幅度变换为直流值。首先，参照图1，根据实施例示出了用于测试压控振荡器(VCO)的内置自检测电路的框图。在晶圆中，可能具有多个VCO电路，例如，在图I中所示的VCO 102。为了测试VCO102的交流特性，优选地，在相同的晶圆中建立射频(RF)峰值检测器106，并且经由缓冲器104将该峰值检测器连接至VCO 102的输出端。将RF峰值检测器106配置为当VCO 102生成交流信号时，RF峰值检测器106检测交流信号的幅度，并且生成与交流信号的幅度成比例的直流输出。下文中，将参照图2描述RF峰值检测器106的具体操作。另一方面，当VCO 102不能生成交流信号时，RF峰值检测器106的输出端处于0伏。具有片上自检测RF峰值检测器的有利特征是可以在封装以前识别故障VC0，从而在半导体制造工艺的随后步骤中，减少不必要的时间和成本。图2示出了图I中所示的内置自检测电路的具体原理图。根据实施例，将交叉连接的VCO用于示出各种实施例本文档来自技高网...

【技术保护点】
一种电路，包括：射频峰值检测器，被配置为从压控振荡器接收交流信号，并且在所述射频峰值检测器的输出端处生成与所述交流信号成比例的直流值；以及缓冲器，位于所述射频峰值检测器和所述压控振荡器之间。

【技术特征摘要】
2011.05.09 US 13/103,5711.一种电路,包括 射频峰值检测器，被配置为从压控振荡器接收交流信号，并且在所述射频峰值检测器的输出端处生成与所述交流信号成比例的直流值；以及 缓冲器，位于所述射频峰值检测器和所述压控振荡器之间。2.根据权利要求I所述的电路，其中，所述射频峰值检测器包括 n型金属氧化物半导体(NMOS)晶体管，在弱反转区中运行；以及 第一滤波器，连接在所述NMOS晶体管的漏极端和所述射频峰值检测器的所述输出端之间。3.根据权利要求2所述的电路，其中，所述第一滤波器被配置为所述第一滤波器的截止频率小于所述压控振荡器生成的最小频率。4.根据权利要求2所述的电路，其中，所述NMOS晶体管的栅极连接至固定电压电势。5.根据权利要求2所述的电路，其中，进一步包括 第二滤波器，与所述第一滤波器串联连接；以及 极间耦合电容器，位于所述射频峰值检...

【专利技术属性】
技术研发人员：谢协宏，蔡铭宪，叶子祯，周淳朴，薛福隆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：