用于改善布线和减小封装应力的接合焊盘设计制造技术

接合焊盘设计包括：多个接合焊盘，位于半导体芯片上方；和多个凸块下金属(UBM)层，形成在多个接合焊盘的相应接合焊盘的上方。接合焊盘中的至少一个具有包括伸长部和收缩部的伸长形状，伸长部大体上沿着从芯片的中心辐射到外围的应力方向定向。本发明专利技术公开了用于改善布线和减小封装应力的接合焊盘设计。

【技术实现步骤摘要】

本专利技术大体上涉及半导体封装，更具体地来说，涉及改善布线和减小封装应カ的接合焊盘设计。
技术介绍
现在，晶圆级芯片封装(WLCSP)由于其低成本和相对简单的エ艺而被广泛使用。在典型的WLCSP中，在金属化层上形成互连结构，然后形成凸块下金属(UBM)，并且安装焊料球。图I为专利技术人已知的和用在WLCSP中的互连结构的横截面图。芯片(或者晶圆)20包括衬底30，在该衬底上形成有源电路32。互连结构40包括多个金属化层，该金属化层具有金属线和通孔(未示出)。金属化层包括顶部介电层，在该顶部介电层中形成金属焊盘52。金属焊盘52可以通过通孔48、布线或者重新分布层(RDL)46电连接至接合焊盘38。 在衬底30的上方，并且也在互连结构40的上方形成钝化层34和36。在钝化层34的上方形成接合焊盘38，并且UBM层41与接合焊盘38接触。在UBM层41的上方形成凸块球42，并且该凸块球电连接至并且可能与UBM层41接触。接合焊盘38具有水平尺寸LI，在与衬底的前面(在图I中面朝上的表面)平行的平面上测量该水平尺寸。UBM层41具有尺寸L2，在与水平尺寸LI的方向相同的方向上测量该尺寸。本文档来自技高网...

【技术保护点】
一种接合焊盘设计，包括：多个接合焊盘，所述多个接合焊盘位于半导体芯片的上方，其中，所述接合焊盘中的至少一个具有伸长形状，该伸长形状具有伸长部和收缩部，所述伸长部大体上沿着从所述芯片的中心向所述芯片的外围辐射的应力方向定向；以及多个凸块下金属(UBM)层，所述多个凸块下金属层被形成在所述多个接合焊盘的相应接合焊盘的上方。

【技术特征摘要】
2011.06.24 US 13/167,9061.一种接合焊盘设计，包括 多个接合焊盘，所述多个接合焊盘位于半导体芯片的上方，其中，所述接合焊盘中的至少一个具有伸长形状，该伸长形状具有伸长部和收缩部，所述伸长部大体上沿着从所述芯片的中心向所述芯片的外围辐射的应力方向定向；以及 多个凸块下金属(UBM)层，所述多个凸块下金属层被形成在所述多个接合焊盘的相应接合焊盘的上方。2.根据权利要求I所述的接合焊盘设计，进一步包括一条或多条布线，所述一条或多条布线位于任意两个相邻接合焊盘之间的间隙中。3.根据权利要求I所述的接合焊盘设计，其中，所述多个UBM层中的至少一个的直径大于所述多个接合焊盘中的一个的所述收缩部的长度。4.根据权利要求I所述的接合焊盘设计，其中，所述多个UBM层中的至少一个的直径小于所述多个接合焊盘中的一个的所述伸长部的长度。5.根据权利要求I所述的接合焊盘设计，其中，所述多个接合焊盘中的至少一个具有伸长部，以相对于所述芯片的角部呈基本上45度夹角定向，并且至少一个接合焊盘具有伸长部，以相对于所述芯片的边缘呈基本上90度夹角定向...

【专利技术属性】
技术研发人员：周逸曼，郭彦良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：