晶片级封装装置制造方法及图纸

本申请案涉及一种晶片级封装装置。所述晶片级封装装置的两个邻近附接凸块之间的最小距离小于所述两个邻近附接凸块之间的间距的约百分之二十五(25％)。两个邻近附接凸块之间的最小距离允许增加每面积的附接凸块的数目而不缩减凸块的大小，这增加了焊接可靠性。增加的焊接可靠性可缩减对附接凸块的应力，尤其是由在热循环试验期间的CTE失配、在跌落试验或循环弯曲试验期间的动态变形等等引起的应力。

【技术实现步骤摘要】

本申请案涉及一种半导体装置，且更明确地说，涉及晶片级封装半导体装置的制造。
技术介绍
用于制造半导体装置的传统制作工艺使用微光刻以将集成电路图案化到由半导体(例如硅、砷化镓等等)形成的圆形晶片上。通常来说，经图案化的晶片被分割成个别集成电路芯片或裸片以使集成电路彼此分离。使用多种封装技术来组装或封装个别集成电路芯片以形成可安装到印刷电路板的半导体装置。 多年以来，封装技术已发展到用来开发更小的、更便宜的、更可靠的且对环境更无害的封装。举例来说，已开发出使用可直接表面安装封装的芯片尺度封装技术，可直接表面安装封装具有不大于集成电路芯片的面积的I. 2倍的表面积。晶片级封装(WLP)为涵盖供在分割之前以晶片级来封装集成电路芯片的多种技术的芯片尺度封装技术。晶片级封装将晶片制作工艺扩展到包括装置互连和装置保护工艺。因此，晶片级封装通过允许使晶片制造、封装、试验和预烧工艺以晶片级集成而使制造工艺成流线型。
技术实现思路
本专利技术描述用于制作晶片级封装半导体装置的技术，晶片级封装半导体装置的两个邻近附接凸块(例如，焊料凸块)之间的最小距离小于两个邻近附接凸块之间的间距的约百分之二十五(25%)。两个邻近附接凸块之间的缩减的距离允许增加每单位面积的附接凸块的数目而不缩减凸块的大小，从而增加了焊接可靠性。增加的焊接可靠性可缩减对附接凸块的应力，尤其是由在热循环试验期间的CTE失配、在跌落试验或循环弯曲试验期间的动态变形等等引起的应力。提供此
技术实现思路
以按简化形式引入概念的选择，所述概念在下文的具体实施方式中得以进一步描述。此
技术实现思路
既不意在识别所主张标的物的关键特征或本质特征，又不意在用于辅助确定所主张标的物的范围。附图说明参考附图来描述具体实施方式。在具体实施方式和附图的不同例子中使用相同的参考数字可指示相似或等同的项目。图I是说明根据本专利技术的实例实施方案的晶片级封装装置的图解部分截面侧视图。图2是说明根据本专利技术的另一实例实施方案的晶片级封装装置的图解部分截面侧视图，其中附接凸块包括核心。图3是说明根据本专利技术的另一实例实施方案的晶片级封装装置的图解部分截面侧视图，其中附接凸块是围绕柱结构而形成。图4是说明根据本专利技术的另一实例实施方案的晶片级封装装置的图解部分截面侧视图，其中分隔物形成在邻近附接凸块之间。图5是说明用于制作柔性晶片级封装装置(例如图I所示的装置)的实例实施方案中的工艺的流程图。图6到11是说明根据图5所示的工艺来制作柔性晶片级封装装置(例如图4所示的装置)的图解部分截面侧视图。具体实施例方式MM晶片级封装促进半导体装置的生产，与使用许多其它封装技术而制造的装置相 t匕，所述半导体装置的成本更低、具有更小的形状因子且提供更低的寄生效应。然而，迄今为止，晶片级封装技术的应用仍限于用于使用小集成电路芯片的装置(例如，带有具有小于约5.5X5. 5_2的裸片尺寸的裸片的装置)的生产。对于使用较大芯片(例如，具有介于5. 5X5. 5mm2与7. 0X7. Omm2之间的裸片尺寸)的装置，芯片与所述装置被安装到的印刷电路板(FR4)之间的热膨胀系数(CTE)的失配变得显著。在热循环试验期间，此失配可在用于将装置安装到印刷电路板的焊料凸块中引起高应力和裂缝。此外，在跌落试验和循环弯曲试验期间，归因于动态变形，相对高的焊料刚度可引起在焊料凸块与所述凸块的金属间化合物之间的界面处发生应力。因此，本专利技术描述用于制作晶片级封装半导体装置的技术，晶片级封装半导体装置的两个邻近附接凸块(例如，焊料凸块)之间的最小距离小于两个邻近附接凸块之间的间距(例如，两个邻近凸块的中心之间的距离)的约百分之二十五(25%)。这归因于装置每单位面积的附接凸块的数目的增加而增加了焊接可靠性。增加的焊接可靠性缩减对装置的应力，尤其是由CTE失配(例如，装置与装置被安装到的印刷电路板之间的机械和热性质的失配)、在跌落试验或循环弯曲试验期间的动态变形等等引起的应力。因此，所述技术促进使用大集成电路芯片的晶片级封装装置(例如，使用具有大于约5. 5X5. 5mm2的裸片尺寸的裸片的装置)的制作。此类晶片级封装装置可用于多种应用，包括但不限于芯片上系统(SOC)应用、动态随机存取存储器(DRAM)应用和中央处理单元(CPU)应用。在实施方案中，晶片级封装(WLP)装置也可包括一个或一个以上分隔物，分隔物安置在邻近附接凸块之间以防止凸块在回流工艺期间迁移，且在所述装置连接到印刷电路板时提供机械稳健性。在一个或一个以上实施方案中，分隔物可由电介质材料(例如苯并环丁烯(BCB)聚合物等等)形成。装置可进一步包括悬垂部分，悬垂部分的宽度大于装置的间距。实例实施方案图I到4说明根据本专利技术的实例实施方案的晶片级封装(WLP)装置100。如图所示，晶片级封装装置100包括集成电路芯片102，集成电路芯片102包含包括附接凸块106的衬底104。衬底104是由晶片(例如娃晶片(例如P型晶片、η型晶片等等))制成，晶片包括形成在其中的一个或一个以上集成电路(未图示)。集成电路可由合适半导体形成技术形成，例如沉积、蚀刻、退火、光刻等等。一旦形成集成电路，其即经配置以向装置100提供功能性。集成电路可以多种方式进行配置。举例来说，集成电路可包含数字电路技术、模拟电路技术、复合信号技术等等。集成电路可连接到部署在集成电路芯片102(例如，衬底104)上方的一个或一个以上导电层，例如接触垫等等。这些导电层提供电触点，集成电路是通过电触点而互连到与装置100相关联的其它组件(例如，印刷电路板等等)。导电层(例如，接触垫)的数目和配置可取决于集成电路的复杂性和配置、集成电路芯片102的大小和形状等等而变化。衬底104可进一步包括形成在集成电路上方的一个或一个以上保护层(例如，钝化层、电介质层等等)，以在制造和使用期间提供对集成电路的保护。保护层可包含各种材料，例如苯并环丁烯聚合物(BCB)、二氧化硅(Si02)等等。如图I到4所说明，附接凸块106包含焊料凸块，焊料凸块在部署在集成电路芯片102上方的接触垫与形成在印刷电路板的表面上的对应 垫(未图示)之间提供机械和/或电互连。在一个或一个以上实施方案中，附接凸块106可由无铅焊料(例如锡-银-铜(Sn-Ag-Cu)合金焊料(即，SAC)、锡-银(Sn-Ag)合金焊料、锡-铜(Sn-Cu)合金焊料等等)制成。然而，据预期，可使用锡-铅(PbSn)焊料。下文更详细地描述用于使用晶片级封装技术来形成附接凸块106的实例工艺。可将凸块界面108施加到集成电路芯片102的接触垫，以在接触垫与附接凸块106之间提供可靠的互连边界。举例来说，在图I到4所示的晶片级封装装置100中，凸块界面108包含施加到集成电路芯片102的接触垫的凸块下金属化物(UBM) 110。UBM 110可具有多种组成物。举例来说，UBM 110可包括不同金属(例如，铝(Al)、镍(Ni)、铜(Cu)、钒等等)的多个层，其充当粘附层、扩散势垒层、可焊接层、氧化势垒层等等。然而，可能存在其它UBM结构。当一起观察时，附接凸块106和关联的凸块界面108 (例如，UBM 110)包含凸块组合件112，凸块组合件112经配置以提供集成电路芯片102到印刷电路板的机械本文档来自技高网...

【技术保护点】
一种晶片级封装装置，其包含：集成电路芯片；和多个附接凸块，其安置在所述集成电路芯片上，其中所述多个附接凸块中的两个邻近附接凸块之间的最小距离小于所述两个邻近附接凸块之间的间距的约百分之二十五。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：维贾伊·乌拉尔，阿尔卡迪·V·萨莫伊洛夫，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：