互连势垒结构和方法技术

提供了一种形成衬底通孔的系统和方法。实施例包括：在衬底中形成开口，以及通过第一势垒层内衬开口。利用导电材料填充开口，将第二势垒层形成为与导电材料相接触。利用与形成第二势垒层不同的材料和不同的形成方法形成第一势垒层，使得可以调整材料和方法，从而将器件内的有效性最大化。本发明专利技术还提供了一种互连势垒结构和方法。

【技术实现步骤摘要】

本专利技术一般地涉及半导体领域，更具体地来说，涉及。
技术介绍
通常，通过预先形成部分地穿过衬底的开口而在半导体晶圆中形成衬底通孔(through substrate vias, TSV)。为了防止随后形成的导电材料(例如，铜)扩散到衬底中，形成势垒层来内衬(line)开口，其中，该扩散有可能使在半导体晶圆上所形成的其他器件的整体性能劣化。同样地，该势垒层还防止了由导电材料所导致的损坏。一旦形成导电材料，就可以在TSV的顶部上形成第二势垒层，以防止连接至TSV顶部的导电材料扩散，并且还可以在TSV的底部上形成第三势垒层，以防止连接至TSV的底部的导电材料的扩散。然而，用于形成这些势垒层的工艺和材料对于不同位置和分叉位置来说并不理想，可能期望势垒层处于该不同位置和分叉位置。例如，通过诸如物理汽相沉积(PVD)的工艺可以形成在TSV的顶部上和TSV的底部上具有适当电阻的材料。然而，这种PVD工艺并未向具有高纵横比的开口(比如那些用于形成TSV的开口)的侧壁提供足够的覆盖(还称作侧壁的阶梯覆盖(step coverage))。同样地,通过PVD工艺所形成的材料不适合内衬TSV。为了防止导本文档来自技高网...

【技术保护点】
一种器件，包括：导电材料，从衬底的第一面延伸至所述衬底的第二面；第一势垒层，位于所述导电材料和所述衬底之间，所述第一势垒层包含第一材料；第二势垒层，沿着所述衬底的所述第一面和所述导电材料设置所述第二势垒层，所述第二势垒层包含第二材料，所述第二材料与所述第一材料不同；以及第三势垒层，沿着所述衬底的所述第二面和所述导电材料设置所述第三势垒层，所述第三势垒层包含第三材料，所述第三材料与所述第一材料不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：余振华，邱文智，吴仓聚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：