传输线结构制造技术

本发明专利技术公开一种传输线结构，包括：介电层，设置于基底上；至少一第一信号传输线，埋设于介电层内的第一层位；一对接地传输线，埋设于介电层内的第一层位，且位于第一信号传输线的两侧；第一接地层，位于介电层内低于第一层位的第二层位；第二接地层，位于介电层内高于所述第一层位的第三层位；第一对介层连接窗，埋设于介电层内，且将接地传输线电性连接于第一接地层；以及第二对介层连接窗，埋设于介电层内，且将接地传输线电性连接于第二接地层。本发明专利技术所公开的传输线结构，通过一对接地传输线、第一接地层及第二接地层、第一对介层连接窗及第二对介层连接窗的排列布置，可有效抑制相邻的信号传输线之间的串音干扰。

【技术实现步骤摘要】

本专利技术有关于一种位于集成电路(integrated circuit, IC)内的传输线,特别是有关于一种低串音(crosstalk)传输线结构。
技术介绍
集成电路使用了形成于半导体基底内和/或其上的多种微电子装置，用以执行多种功能。这些电路需要许多的导电路径，以提供微电子装置之间的通信和连接。因此，基底表面上完整的集成电路通常包括由绝缘材料所构成的多个叠加层，每一层内具有导电部分，其称为传输线，用以使这些微电子装置互相连接。而随着集成电路复杂度的增加以及不断地微缩化，面对电磁干扰(electromagnetic interference, EMI)问题的困难度也随之增加。当电子装置/部件为 高速及具有高装置密度时便会产生噪声干扰。而在一个优质的传输线设计中，具备了最小化的信号延迟、失真以及串音干扰(crosstalk noise)。串音主要是由信号传输线之间的电磁耦合所产生的噪声干扰，且会降低信号质量。相邻的信号传输线之间的电耦合(例如，电容耦合及电感耦合)会引发串音。当越来越多的功能整合于半导体基底上时，需要更多的传输线，因此相邻的信号传输线之间的电耦合会变得更大，引发噪声干扰或破坏进入系统内的信号。因此，有必要寻求一种新的传输线结构，其能够改善上述的问题。
技术实现思路
由此，本专利技术的目的为提供改良式的传输线结构，以解决相邻的信号传输线之间的串音的问题。一种传输线结构的范例实施方式，包括介电层，设置于基底上；至少一第一信号传输线，埋设于所述介电层内的第一层位；一对接地传输线，埋设于所述介电层内的所述第一层位，且位于所述第一信号传输线的两侧；第一接地层，位于所述介电层内低于所述第一层位的第二层位，且位于所述第一信号传输线以及所述接地传输线的下方；第二接地层，位于所述介电层内高于所述第一层位的第三层位，且位于所述第一信号传输线以及所述接地传输线的上方；第一对介层连接窗，埋设于所述介电层内，且将所述接地传输线电性连接于所述第一接地层；以及第二对介层连接窗，埋设于所述介电层内，且将所述接地传输线电性连接于所述第二接地层。本专利技术所公开的传输线结构，通过一对接地传输线、第一接地层及第二接地层、第一对介层连接窗以及第二对介层连接窗的排列布置，可有效抑制相邻的信号传输线之间的串音干扰。对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本专利技术的各目的是明显的。附图说明图IA为根据本专利技术一实施例的用于集成电路的传输线结构的平面示意图；图IB为沿图IA中1B-1B’线的剖面示意图；图2为图IA及图IB中第一接地层或第二接地层的平面示意图；图3为根据本专利技术另一实施例的用于集成电路的传输线结构的平面示意图；图4为根据本专利技术另一实施例的用于集成电路的传输线结构的剖面示意图；图5为根据本专利技术又一实施例的用于集成电路的传输线结构的剖面示意图。具体实施例方式以下说明包含了本专利技术实施例的制作与目的。然而，可轻易了解以下说明在于阐·明本专利技术实施例的制作与使用，并非用于限定本专利技术的范围。在附图及内文中，相同或相似的部件使用相同或相似的标号。再者，为了附图的简化与便利性，附图中部件的外形及厚度得以放大。另外，在附图中未示出的部件为本领域中惯用的部件。如图IA和图IB所示，其分别为根据本专利技术一实施例的用于集成电路(IC)的传输线结构10的平面示意图以及沿图IA中1B-1B’线的剖面示意图。在本实施例中，传输线结构10包括半导体基底100以及设置于半导体基底100的前表面上的介电层(dielectriclayer) 102。此处，「前表面」表示主动面(active surface)。半导体基底100可包括娃基底或其他半导体材料基底。半导体基底100可具有装置区且装置区内可包括各种组件，例如晶体管、电阻及其他习知的半导体组件。半导体基底100也可包括导电层、绝缘层或隔离结构。导电层通常包括金属，例如铜，通常用于半导体工业中，用以作为半导体基底100内及其上分离的装置的接线。为了简化图式，此处仅绘示出平整的基底。介电层102可包括内层介电(interlayer dielectric, ILD)层和/或位于其上的金属层间介电(intermetaldielectric, I MD)层。介电层 102 可通过化学气相沉积(chemical vapor deposition,CVD)、低压化学气相沉积(low pressure CVD, LPCVD)、电衆增强化学气相沉积(plasmaenhanced CVD, PECVD)、高密度电衆化学气相沉积(high density plasma CVD, HDPCVD)、或其他熟知的沉积技术来形成，且可包括氧化硅、氮化硅(例如，SiN或Si3N4)、氮氧化硅(例如，SiON)、碳化娃(例如,SiC)、碳氧化娃(例如，SiOC)、低介电材料(low k material)(例如，氟娃玻璃(fluorinated silicate glass, FSG)、掺杂碳的氧化物、甲基娃酸盐类(methyl silsequioxane, MSQ)、含氢娃酸盐类(hydrogen silsequioxane, HSQ)、或氟四乙基娃酸盐(fluorine tetra-ethyl-orthosilicate,FTE0S))或其组合。此外，金属连接(图未示)可形成于内层介电层内。第一信号传输线106b埋设于介电层102内的第一层位。第一信号传输线106b可用于传输高频信号。一对接地传输线106a埋设于介电层102内相同于第一层位的层位，使第一信号传输线106b与接地传输线106a共平面。在本实施例中，所述接地传输线106a位于第一信号传输线106b的两侧。所述接地传输线106a与第一信号传输线106b可由相同的导电层所构成，例如多晶硅或金属导电层。第一信号传输线106b与其他埋设于介电层102内相同于第一层位的层位，且位于所述接地传输线106a外侧的信号传输线(图未示)之间的噪声干扰，几乎可受到所述接地传输线106a的抑制。第一接地层104埋设于介电层102内低于第一层位的第二层位，且实质上位于第一信号传输线106b与所述接地传输线106a的下方。在本实施例中，第一层位可为第二层位的下一个层位。在其他实施例中，第一层位可为第二层位的下二或多个层位。第二接地层112埋设于介电层102内高于第一层位的第三层位，且实质上位于第一信号传输线106b与所述接地传输线106a的上方，使得第二接地层112实质上对准于第一接地层104。在本实施例中，第三层位可为第一层位的下一个层位。在其他实施例中，第三层位可为第一层位的下二或多个层位。第一接地层104和/或第二接地层112可包括多晶硅或金属。在一实施例中，第一 接地层104和/或第二接地层112可为实心平板层(solidplate layer)。在其他实施例中,第一接地层104和/或第二接地层112可具有至少一开口，例如圆洞、狭缝或其它形状的开口。如图2所示，其为图IA及图IB中第一接地层104或第二接地层112的平面示意图，第一接地层104和/或第二接地层112可具有多个开口111而构成格栅层。如图IA及图IB所示,至少一第一对介层连接窗(via conn本文档来自技高网...

【技术保护点】
一种传输线结构，其特征在于，包括：介电层，设置于基底上；至少一第一信号传输线，埋设于所述介电层内的第一层位；一对接地传输线，埋设于所述介电层内的所述第一层位，且位于所述第一信号传输线的两侧；第一接地层，位于所述介电层内低于所述第一层位的第二层位，且位于所述第一信号传输线以及所述接地传输线的下方；第二接地层，位于所述介电层内高于所述第一层位的第三层位，且位于所述第一信号传输线以及所述接地传输线的上方；第一对介层连接窗，埋设于所述介电层内，且将所述接地传输线电性连接于所述第一接地层；以及第二对介层连接窗，埋设于所述介电层内，且将所述接地传输线电性连接于所述第二接地层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨明宗，李东兴，詹归娣，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：