具有柱体的半导体封装基板及其相关方法技术

一种具有柱体的半导体封装基板及其相关方法。基板包括一第一介电层、一第一电路图案、数个柱体与一第二电路图案。第一介电层具有相对的一第一介电表面与一第二介电表面。第一电路图案埋于第一介电层中，并定义数个弯曲的走线表面。柱体各具有一外表面与一曲基表面，其中外表面用以制造外部的电性连接，曲基表面邻接走线表面中对应的一个。第二电路图案位在第一介电层的第二介电表面上，并电性连接至第一电路图案。

【技术实现步骤摘要】
具有柱体的半导体封装基板及其相关方法
本实施例是有关于一种具有柱体的半导体封装基板及其相关的方法。
技术介绍
一些半导体封装基板包括数个柱体，其用以连接一半导体晶粒的数个焊料凸块至基板。在回焊工艺之后，焊料接点形成在晶粒与柱体之间，使得晶粒黏合至柱体，并稳固之间的电性连接。柱体可以电镀法(electroplating)形成。然而，电渡槽中无法预料且多变的电镀参数常导致过多(over-plating)或过少(under-plating)的电镀，这会造成电镀柱体的顶表面为非共平面。缺乏共平面性会负面地影响封装之后焊料接点的可靠度。是微间距(finepitch)焊料凸块、晶圆级封装(waferlevelpackaging;WLP)、及大尺寸基板对于这问题特别敏感。缺乏共平面性会引起不均匀(non-uniform)的电流密度分布，其在微尺寸图案上特别严重。此一般不均匀的电流密度分布不只是被一个因素影响，其被各种的电镀参数影响，其中电镀参数由电镀槽设计、化学添加物、电流密度的大小、使用的电流种类、阴极与阳极之间的距离、扰动方式、化学维持性、预清理溶液、图案的结构、配置与体积、高的长宽比(aspectratio)、等所构成。跨过整个基板的高度误差很难控制在5μm之内，特别是当需要添加平整剂(levelingagent)、浸润剂(wettingagent)、或光泽剂(brightener)至电镀槽时。
技术实现思路
本实施例其中之一是以关于一基板。基板包括一第一介电层，其具有相对的一第一介电表面与一第二介电表面。基板更包括一第一电路图案埋于第一介电层中。第一电路图案包括数个走线，其定义从第一介电表面露出的数个走线表面。走线表面包括数个曲部分，其凹低于第一介电表面。基板更包括数个柱体。柱体各具有一曲基表面邻接走线表面的曲部分中对应的一个，藉此定义一曲界面于各个柱体与走线表面的曲部分中对应的一个之间。本实施例其中的另一是以关于一基板。基板包括一第一介电层，其具有相对的一第一介电表面与一第二介电表面。基板更包括一第一电路图案埋于第一介电层中。第一电路图案包括数个走线，其定义从第一介电表面露出的数个走线表面。走线表面定义从第一介电表面向外延伸的数个凹部分。基板更包括数个柱体。柱体各具有一凸基表面邻接走线表面的凹部分中对应的一个，藉此定义一凹形/凸形的界面在各个柱体与走线表面中对应的一个之间。本实施例其中的再另一是以关于制造一基板的一方法。方法包括形成一图案化层于一载体上，图案化层定义数个开口。方法更包括形成数个柱体的第一柱部分在图案化层中的开口中。方法更包括形成一导电膜覆盖柱体的第一柱部分与图案化层。方法更包括形成一第一电路图案在图案化层上，第一电路图案定义数个走线表面。方法更包括形成一第一介电层于第一电路图案与图案化层上。方法更包括形成数个第一开口在第一介电层中。方法更包括形成数个导电穿孔在第一介电层中，与一第二电路图案在第一介电层上，导电穿孔位在第一介电层中的第一开口中，第一电路图案经由导电穿孔电性连接至第二电路图案。方法更包括形成一第二介电层覆盖第二电路图案的数个部分，并定义数个第二开口，第二电路图案包括被第二介电层中的第二开口所露出的数个接触垫。方法更包括移除载体。方法更包括移除图案化层。方法更包括移除导电膜未被第一柱部分覆盖的数个部分，其中导电膜剩余的部分形成柱体的数个第二柱部分。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：附图说明图1为根据本实施例其中之一的半导体封装的剖面图；图2为根据本实施例其中的另一的半导体封装的剖面图；图3A至图3N绘示一实施例中图1显示的基板的制造方法；以及图4A至图4L绘示一实施例中图2显示的基板的制造方法。符号说明：100、200～半导体封装102、202～基板104、204～晶粒106～封装体108、208、308、408～第一介电层110、210、310、410～第一电路图案112、212～柱体114、214、314、414～第二电路图案116、216、316、416～第二介电层118、218、318、418～导电穿孔120、220～第一介电表面122、222、322、422～第二介电表面124、224、324、424～走线126、226～走线表面128、228～基表面130、132、138、230、232、330、332、430、432、1016、1018、2016、2018～开口134、234、334、434～第一柱部分136、236～第二柱部分140～电性接触142～导电凸块144～底胶层146、246～外表面148、248～侧壁250～侧表面252～顶端1002、2002～载体1004～下表面1006上表面1008、1010、2008、2010～导电层1012、1014、2012、2014～图案化层1020、1022、2020、2022～基表面1024、1026、1034、1038、1040、1048、1050、2024、2026、2034、2038、2040、2048、2050～导电膜1028、1030、2028、2030～薄膜1032、1036、2032、2036～介电层1042、1046、2042、2046～开口1044、2044～图案化导电膜2052、2054～侧壁H1、H2～高度W1、W3～第一最大宽度W2、W4～第二最大宽度具体实施方式请参照图1，其绘示根据本实施例其中之一的一半导体封装100的剖面图。半导体封装100包括一基板102、一晶粒104与一封装体106。基板102包括一第一介电层108、一第一电路图案110、数个柱体112、一第二电路图案114、与一第二介电层116。第一电路图案110经由数个导电穿孔118电性连接至第二电路图案114。虽然基板102绘示出只包括两层电路图案，在其他实施例中，基板102可包括任何层数的电路图案，例如三层或更多层。第一介电层108具有一第一介电表面120与一第二介电表面122。第一介电表面120是相对于第二介电表面122。举例来说，第一介电层108可由用以提高硬度的纤维强化树脂材料及/或预浸体(prepreg)，或任何其他的材料所制得。举例来说，纤维可为玻璃、或芳纶(aramid)、或任何其他的材料。可以纤维强化以用于压合介电材料中的树脂材料的例子包括ABF膜(Ajinomotobuild-upfilm)、双顺丁烯二酸酰亚胺－三氮杂苯(bismaleimidetriazine;BT)、预浸体、聚酰亚胺(polyimide;PI)、液晶聚合物(liquidcrystalpolymer;LCP)、环氧化合物(epoxy)、及其他树脂材料。第一电路图案110埋在第一介电层108中。请参照图1的放大插图，第一电路图案110包括数个走线124。走线124埋在第一介电层108中，除了数个弯曲的走线表面126从第一介电表面120露出。走线表面126凹低于第一介电表面120。柱体112各具有一外表面146与一曲基表面128，其中外表面146用作外部的电性连接件(例如连接至一半导体芯片中的其他电性连接件)，曲基表面128接触走线表面126中对应的一个，走线表面126也是曲表面。换本文档来自技高网...

【技术保护点】
一基板，其特征在于，包括：一第一介电层，具有相对的一第一介电表面与一第二介电表面；一第一电路图案，埋在该第一介电层中，该第一电路图案包括数个走线，该些走线定义从该第一介电表面露出的走线表面，该些走线表面包括低于该第一介电表面的曲部分；以及数个柱体，各具有一曲基表面邻接该些走线表面的该些曲部分中对应的一个，藉此在各该些柱体与该些走线表面的该些曲部分中对应的一个之间定义出一曲界面。

【技术特征摘要】
2012.09.21 US 13/624,5481.一基板，其特征在于，包括：一第一介电层，具有相对的一第一介电表面与一第二介电表面；一第一电路图案，埋在该第一介电层中，该第一电路图案包括数个走线，该些走线定义从该第一介电表面露出的走线表面，该些走线表面包括低于该第一介电表面的曲部分；以及数个柱体，各具有一曲基表面邻接该些走线表面的该些曲部分中对应的一个，藉此在各该些柱体与该些走线表面的该些曲部分中对应的一个之间定义出一曲界面。2.如权利要求1所述的基板，其特征在于，更包括一第二电路图案于该第一介电层的该第二介电表面上，并电性连接至该第一电路图案。3.如权利要求2所述的基板，其特征在于，更包括一第二介电层邻接该第一介电层的该第二介电表面，并覆盖部分的该第二电路图案。4.如权利要求1所述的基板，其特征在于，该些柱体各个的该曲基表面为凸形的。5.如权利要求4所述的基板，其特征在于，该些走线表面的该些曲部分各为凹形的。6.如权利要求1所述的基板，其特征在于，该些柱体各包括互相邻接的两个分部。7.如权利要求1所述的基板，其特征在于，该些柱体各包括一第一柱部分与一第二柱部分，该第一柱部分与该些走线表面中对应的一个隔开，该第二柱部分配置在该第一柱部分与该些走线表面中对应的该一个之间。8.如权利要求7所述的基板，其特征在于，该些第一柱部分各具有一第一宽度，该些第二柱部分各具有一第二宽度，且该第二宽度大于该第一宽度。9.一种基板，其特征在于，包括：一第一介电层，具有相对的一第一介电表面与一第二介电表面；一第一电路图案，埋在该第一介电层中，该第一电路图案包括数个走线，该些走线定义从该第一介电表面露出的走线表面，该些走线表面定义从该第一介电表面延伸出的凹部分；以及数个柱体，各具有一凸基表面邻接该些走线表面的该些凹部分中对应的一个，藉此在各该些柱体与该些走线表面中对应的一个之间定义出一凹/凸界面。10.如权利要求9所述的基板，其特征在于，该些凹部分各个的顶端实质上位于该第一介电表面的平面中。11.如权利要求9所述的基板，其特征在于，更包...

【专利技术属性】
技术研发人员：陈天赐，陈光雄，王圣民，冯相铭，郭燕桦，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：