半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，在对硅晶片（10）涂敷二氧化硅源（18）之前，在氮（17）以30升/分钟以上的速度流动的保管箱（保干器）（16）中保管硅晶片（10），由此缩短在涂敷二氧化硅源18之前硅晶片（10）与大气接触的时间。由于硅晶片（10）暴露在大气中的时间短，所以能够抑制自然氧化膜的形成，减小导通电压等元件特性的偏差。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，尤其涉及用于控制二极管的寿命的钼的扩散方法。
技术介绍
pin 二极管500多用于反演电路的续流二极管等，控制寿命以能够进行高频动作。该寿命的控制通过金或钼等重金属的扩散、电子束照射和质子照射等来进行。该寿命在硅晶片60内或在硅晶片60间产生偏差时，在pin 二极管500的导通电压、漏电流和反向恢复特性等元件特性中产生偏差，使合格品率降低。图10为pin 二极管500的截面构造。pin 二极管500包括:n+层51、配置在n+层51上的η层52、配置在η层52上的P层53、配置在周围的护圈等耐压构造54、阳极电极55和阴极电极56。另外，在表面形成有覆盖耐压构造54上和P层53的外周端上的绝缘膜57(氧化膜)。另外，为了控制寿命而扩散有钼67。图11是将钼扩散到硅晶片60时的工序流程图。首先，如图12Α及图12Β所示，在硅晶片60的表面涂敷抗蚀剂膜61并使其固化后，将背面用氢氟酸(HF)溶液除去已经形成的自然氧化膜62 (工序I)，其中上述硅晶片60形成有成为构成Pin 二极管500的阳极层的P层53、成为漂移层的η层52、成为阴极层的η+层51、护圈等耐压构造54和绝缘膜57。接着，如图13所示，将多个硅晶片60收纳于盒63，将该盒63浸溃于加入了水65的水槽64中进行搅拌来清洗硅晶片60 (工序2)。接着，将收纳有硅晶片60的盒63放入旋转干燥机，对硅晶片60进行旋转干燥(工序3)。该旋转干燥为间歇式(分批式)。接着，干燥后的硅晶片60在被收纳在盒63内在状态下在大气中保管而待机直至进入下一工序(工序4)。被保管的盒63有多个，依次被送入下一工序。接着，盒63被一个一个地向二氧化硅源涂敷装置搬送(工序5)，如图14Α和图14Β所示，将含有钼的二氧化硅源66 —枚一枚地涂敷在硅晶片60的背面(工序6)。该二氧化硅源涂敷为单片式。一个盒63结束后，下一个盒63被搬送到二氧化硅源涂敷装置。因此，收纳在最后的盒63中的娃晶片60会被长时间(I小时左右)暴露在大气中。因此，保管时间(待机时间)越长，自然氧化膜越生长而变厚。而且，二氧化硅源66为含有0.1重量％ 10重量％的钼的糊。接着，涂敷了二氧化硅源66后，将硅晶片60搬送到恒温槽，使二氧化硅源固化(工序6)。接着，如图15Α和图15Β所示，除去硅晶片60的表面的抗蚀剂膜61后，将背面被二氧化硅源66覆盖的硅晶片60放入扩散炉，在800°C以上(例如950°C左右)的温度下使二氧化硅源66的钼67扩散到硅晶片60内(工序7)。通过该扩散，钼67分布在η +层51和η层52的整体上。接着，将硅晶片60从扩散炉取出，除去二氧化硅源66，进行形成于硅晶片60内的二极管的电极(阳极电极55、阴极电极56)安装(工序8)。接着，在晶片状态下测定二极管的导通电压、漏电流、耐圧等元件特性(工序9)。接着，在偏离规定值的薄片上记上记号，薄片化时作为不合格品进行拣选，完成合格品的pin 二极管500 (工序10)。另外，在专利文献I中记载有一种控制寿命的方法，即，用pin 二极管的制法，在露出硅的地方涂敷含有钼的材料，通过在高温下进行热处理使钼扩散来控制寿命。另外，还记载有一种制造半导体器件的方法，即，在N型的半导体基板上使杂质浓度低的N型的半导体层外延生长，在其表面形成所期望的图形的氧化膜，将其作为掩膜通过离子注入形成活性区域边缘部和护圈区域。而且，使形成活性区域的部分露出，在该状态下在半导体基板的背面涂敷含有钼的糊并使钼热扩散。由此，半导体层的活性区域的表面附近反转为P型，形成浅的反转区域。最后，形成表面电极和背面电极，从而能够制造构成高速且具备充分的软恢复特性的二极管的半导体器件。另外，在专利文献2中有如下记载，在作为二极管的寿命控制导入金时，用氟酸除去氧化膜且进行水洗、干燥时，形成极薄的氧化膜(自然氧化膜)而金不扩散，使得寿命分布不均匀，特性中产生偏差。通过除去该自然氧化膜来减轻偏差。另外，在专利文献3中，记载有在半导体基板的清洗中，通过形成氮氛围来抑制自然氧化膜的形成的技术。在所述图11的制造方法中，将硅晶片60进行了干燥后直到涂敷二氧化硅源66期间，硅晶片60 —直暴露在大气中。其暴露的时间越是在后面处理的盒63越长。这是因为，相对硅晶片60的干燥是间歇式且在盒63中统一被处理的情况，二氧化硅源66的涂敷是将晶片一枚一枚地进行处理的单片式，因此在涂敷二氧化硅源66之前产生待机时间。因此，在先进行了二氧化硅源涂敷的盒63中，在硅晶片60上形成的自然氧化膜薄，在晚进行了二氧化硅源涂敷的盒63中，在硅晶片60上形成的自然氧化膜变厚。图16是表示硅晶片暴露在大气中的时间与导通电压的关系的图。从图16来看，导通电压相对于暴露在大气中的时间直线下降。这是因为暴露在大气中的时间长时，自然氧化膜的厚度变厚，扩散到硅晶片60内的钼67的量减小。最初的盒63的硅晶片60的导通电压高，最后的盒63的硅晶片60的导通电压低。S卩，导通电压中产生偏差。此处所说的导通电压是在二极管中流动一定的单一方向电流(例如额定电流)时的、阳极电极和阴极电极间的电压降的值。图17是表示导通电压的偏差的图。纵轴为频度，横轴为导通电压。从图17来看，导通电压产生2.57V 2.69V范围内的偏差。由于导通电压的偏差大，因此产生偏离标准值的二极管，使合格品率降低。另外，在下述各专利文献中没有记载，为了抑制在除去形成于硅晶片上的自然氧化膜后自然氧化膜再次生长的情况，而在处于大量的氮氛围的保管箱中临时保管硅晶片后，使成为寿命控制体的重金属进行热扩散的制造方法。现有技术文献专利文献专利文献1:(日本)特开2002 - 231968号公报专利文献2:(日本)特开昭55 - 44772号公报专利文献3:(日本)特开2007 - 88398号公报
技术实现思路
该专利技术的目的在于，解决所述课题，提供一种能够减小导通电压等元件特性的偏差的。为了实现所述目的而研究出的本专利技术，提供一种，其特征在于，在除去形成于半导体晶片的自然氧化膜后，在氮氛围中保管所述半导体晶片，接着将含有重金属的二氧化硅源涂敷在所述半导体晶片的上表面或者下表面后使所述二氧化硅源固化，接着对所述半导体晶片进行热处理。此处，在所述氮氛围中氮优选以30升/分钟以上的速度流动，并且将所述半导体晶片在所述氮氛围中保管的时间优选为10分钟以上。根据该专利技术，通过在二氧化硅源涂敷之前使30升以上的氮在硅晶片上流动并在保管箱(保干器)中保管硅晶片，能够缩短在二氧化硅源涂敷前硅晶片接触大气的时间，由于硅晶片暴露在大气中的时间减短，能够抑制自然氧化膜的形成，减小导通电压等元件特性的偏差。进而，通过将在保管箱中的保管时间设定为10分钟以上，能够进一步减小导通电压等元件特性的偏差。另外，更优选在所述氮氛围中氮以100升/分钟以上的速度流动，且将所述导体晶片在所述氮氛围中保管的时间优选为20分钟以上。另外，优选包含于所述二氧化硅源的重金属为钼或金，此处所述二氧化硅源中含有的钼或金的含有浓度为0.1重量％ 10重量％。附图说明图1是表示该专利技术一实施例的半导体器件100的制造方法的工序流程图。图2A是硅晶片的截面图。图2B是将图2A的主要部分放大详细表示的截面图。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.28 JP 2010-2169691.一种半导体器件的制造方法，其特征在于: 在除去形成于半导体晶片的自然氧化膜后，在氮氛围中保管所述半导体晶片， 接着将含有重金属的二氧化硅源涂敷在所述半导体晶片的上表面或者下表面后使所述二氧化硅源固化， 接着对所述半导体晶片进行热处理。2.如权利要求1所述的半导体器件的制造方法，其特征在于: 在所述氮氛围中，氮以30升/分钟以上的速度流动。3.如权利要求1所述的半导体器件的制...

【专利技术属性】
技术研发人员：栗林秀直，
申请(专利权)人：富士电机株式会社，
类型：
国别省市：