一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明专利技术利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
【技术实现步骤摘要】
本专利技术涉及一种集成电路制造工艺缺陷检测的方法，特别是一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法。
技术介绍
集成电路生产线工艺异常精密而复杂，新工艺在正式量产启用前需要进行大量的投片试验和验证研究，通过对试验圆片进行精确的缺陷定位和机理检测，找到系统性的制造工艺缺陷原因，同时建立合适的版图设计规则体系，确保正式生产时的成品率。目前，广泛使用的方法是利用SRAM芯片进行工艺缺陷检测检测，这是由于SRAM单元规则排列，有唯一的地址信息，方便进行故障定位，容易进行缺陷机理检测。但是SRAM芯片的结构和单元排布非常规律，只能反应与它类似结构的缺陷情况，而生产线实际投入使用时的用户设计 是千变万化的，SRAM很难覆盖更多的缺陷类型。另外，还可以专门设计DFT/DFM (可测性设计/可制造性设计)芯片，这种类型芯片虽然能覆盖更多的缺陷情况，但是需求很高的芯片设计水平，也会带来更复杂的缺陷检测过程。虽然以往的方法也能实现工艺缺陷检测，但是其检测速度比较低，覆盖的缺陷类型少于实际情况，或者需要定制设计测试芯片，代价高昂。
技术实现思路
本专利技术的技术解决问题是克服现有技术的不足，提供一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，大大加快了工艺缺陷的定位和检测速度，覆盖了更多种类的缺陷类型。本专利技术的技术解决方案是一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤(I)利用四种类型的配置码流向量对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得工艺缺陷高发区域从而完成检测。所述步骤(I)中四种类型的配置码流向量分别为测试全O、测试全1、间隔测试01和间隔测试10。所述步骤(2)中配置存储器的坐标信息为配置存储器的物理地址信息，包括块地址、主地址、辅地址、帧地址和位地址。所述步骤(3)中的子模块级别为可编程配置模块CLB，包含CLB模块内每个配置存储器的错误数。所述步骤(3)中的芯片级别为完整FPGA芯片，包含FPGA芯片内所有CLB模块的错误数。所述步骤(3)中的圆片级别为完整圆片，包含圆片内所有FPGA芯片的错误数。所述步骤(4)中的故障图垒叠是指对故障数量进行累加，获得总的故障数。所述步骤(5)中的实现过程为故障分布均匀性是指单位面积上的故障数量平均值，计算单位面积上的故障数量平均值，当某单位面积上的故障数量超过平均值的20%，SP判定为工艺缺陷高发区。本专利技术与现有技术相比的有益效果是 (I)现场可编程门阵列(FPGA)芯片的架构采用基于阵列的整体布局形式，虽然FPGA的可编程配置位单元结构一样，但是在各个模块内都是分散布局的，每个单元的版图环境都可能完全不同，每个配置位都会控制不同的逻辑资源，因此能覆盖更多的缺陷情况。(2)本专利技术利用FPGA芯片独特的设计结构，通过对所有可编程存储单元进行回读测试，能够对所有的故障点都可以进行快速的精确定位和测试检测，获得缺陷分布密度图，提高了工艺缺陷原因检测速度。(3)本专利技术利用实际的FPGA产品进行缺陷检测，无需专门设计投片测试专用集成电路,大大节省了成本。附图说明图1为FPGA的基本结构示意图；图2为配置存储器的结构组成示意图；图3为CLB级别的故障分布示意图。具体实施例方式FPGA的基本结构如图1所示，其主体结构由可编程逻辑模块(CLB) 1，互连资源线段2和可编程开关矩阵(SM) 3组成，互连资源线段2和可编程开关矩阵3环绕可编程逻辑模块1，形成网状堆叠结构，这些模块都通过处于后台的配置存储器来组合实现各种功能。而一个FPGA芯片根据规模大小，会有数十万至数百万位的配置存储器，所有配置存储器都是可编程的，都有唯一确定的物理地址，可以进行写访问和读访问。配置存储器的结构如图2所示，通过两个反相器互相锁定实现数据存储功能，每个单元都有唯一的地址控制线，可以实现逐位的寻址写入和读出。而每个单元都可能从Q端或者QB端引出控制信号接入到FPGA的用户逻辑中，根据芯片设计情况会有不同的接入方法，例如连接到NMOS晶体管的控制端、连接到NMOS晶体管的源漏端、连接到反相器的输入端、或者是与非门等数字逻辑的输入端等等。大量不同的连接方式使FPGA芯片更类似于实际的芯片设计情况，也能比标准SRAM芯片反映出更多的缺陷情况。本专利技术主要是通过对FPGA的配置存储器进行回读测试，定位和统计出故障分布图，快速获得缺陷位置信息，进而为下一步的缺陷原因检测提供数据。下面对本专利技术进一步详细说明，其主要特征在于分为如下5个步骤(I)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据。一个完整的配置存储器回读测试向量应该包括4种配置码流，即全部写入O、全部写入1、全部间隔写入Ol和全部间隔写入10，将四种配置码流写入到FPGA所有的配置存储器后，再利用Jtag回读功能或者Selectmap回读功能将所有的配置存储器的测试值回读出来，通过与原始写入的回读测试向量进行逐位的对比即完成了回读测试；(2)检测测试数据，获得发生故障的配置存储器的坐标信息。测试保存的回读数据包括了所有的故障信息，全部O的回读测试可以确定固定O型故障；全部I的回读测试可以确定固定I型故障；全部01和全部10的回读测试可以确定临近写入/读出故障。由于配置存储器配置位的数量根据FPGA的规模，会有数十万甚至数百万位，因此可以利用计算机软件进行故障位的故障坐标信息统计。通常在SRAM型FPGA中，所有的配置位都有唯一确定的物理地址，一般包括块地址、主地址、辅地址、帧地址和位地址等等，根据步骤(2)中统计出的故障信息，进一步将其转换为按地址统计的坐标信息，这些坐标信息可以在FPGA版图上指示出故障点的精确位置。(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障 分布图。子模块级别的故障分布图是指单个CLB范围内，每一个配置存储器是否存在故障的信息，存在故障标识为1，不存在故障标识为O ;芯片级别的故障分布图是指单个芯片范围内，每一个CLB模块的故障数量的信息，按实际故障数量进行标识；圆片级别的故障分布图是指单个圆片范围内，每一个FPGA芯片的故障数量的信息，按实际故障数量进行标识。(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度。对故障图进行垒叠时，将错误次数进行累加，这样在子模块级别的故障密度分布图上可以显示出每个配置存储器的故障总数；在芯片级别的故障密度分布图上可以显示出每个CLB子模块的故障总数；在圆片级别的故障分布图上可以显示出每个FPGA芯片的故障总数。(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域。根据步骤(4)获得的故障分布密度，即可得知不同单元工艺缺陷发生概率的区别，当某个单元的故障数量超过平均值的20%，即可认为是工艺缺陷高发区。一般来说子模块级别的故障密集区域，代表了版图设计规则上有不合适的地方，可以通过进一步的定位检测来确定具体是什么规则不合理。而芯片级的故障分本文档来自技高网...
【技术保护点】
一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，其特征在于包括如下步骤：(1)利用四种类型的配置码流向量对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得工艺缺陷高发区域从而完成检测。
【技术特征摘要】
【专利技术属性】
技术研发人员：周涛，张帆，王岚施，陈雷，李学武，张彦龙，刘增荣，王思聪，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。