非易失性存储器器件的制造方法技术

本发明专利技术公开一种半导体器件的制造方法，包括：形成被绝缘层（１０８）包围的立柱形状的半导体器件，使得绝缘层中的接触孔（１１１）露出半导体器件的上表面。该方法还包括在绝缘层（１０８）的上方形成荫罩层（３０２），使得荫罩层（３０２）的一部分伸出在接触孔（１１１）的一部分上方，形成传导层使得传导层的第一部分（３０４）设置在在接触孔中露出的半导体器件的上表面上并且传导层的第二部分（３０６）设置在荫罩层上方，以及去除荫罩层（３０２）和传导层的第二部分（３０６）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及半导体器件处理的领域，具体地涉及一种非易失性存储器器件 的制造方法。
技术介绍
2004年9月四日提交的Herner等的美国专利申请No. 10/955, 对应于美国 申请公布2005/005^15 Al)，在此通过引证并入，描述三维存储器阵列，其中存储器单元中 的数据状态存储在立柱形状半导体面结型二极管的多晶半导体材料的电阻率状态中。在制 造这种立柱形状二极管器件中使用移除法。该方法包括沉积一个或者多个硅、锗或者其他 半导体材料层。接着蚀刻所沉积的半导体层以获得半导体立柱。SiO2层可以被用作立柱蚀 刻的硬掩模并且之后被去除。接着，在立柱之间和顶部上沉积SW2或者其他缝隙填充电介 质材料。接着进行化学机械抛光(CMP)或者回蚀步骤以平面化缝隙填充电介质与立柱的上 表面。对于移除立柱制造工艺的额外描述，参见2004年12月17日提交的Herner等的 美国专利申请No. 11/015, 824,"Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode”以及2007年7月25日提交的美国专利申请No. 11/819，078。然而，在移 除法中，半导体立柱的高度可能受到用作蚀刻掩模的薄且软的光刻胶限制。光刻胶掩模材 料以比半导体材料慢的速率蚀刻，但是仍然蚀刻，并且当半导体蚀刻完成时一些掩模材料 必须保留。当立柱之间的开口的纵横比增加和/或CMP处理或者缝隙填充层的回蚀去除所 沉积的半导体材料的显著的厚度时，立柱蚀刻之后的氧化物缝隙填充步骤呈现工艺挑战。 最后，随着立柱大小降低，通过移除法形成的立柱的机械强度也降低。
技术实现思路
本专利技术的一个实施方式提供一种半导体器件的制造方法，其中包括形成被绝缘 层包围的立柱形状的半导体器件，使得绝缘层中的接触孔露出所述半导体器件的上表面。 该方法还包括在所述绝缘层的上方形成荫罩层，使得所述荫罩层的一部分伸出在所述接触 孔的一部分上方，形成传导层使得所述传导层的第一部分设置在在所述接触孔中露出的所 述半导体器件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方，以及去除所 述荫罩层和所述传导层的第二部分。附图说明图Ia到图Ih是例示根据本专利技术的实施方式的形成立柱器件的阶段的侧截面图Ii是根据本专利技术的实施方式的完成的立柱器件的三维图。 具体实施例方式本专利技术的一个实施方式提供一种半导体制造的方法，其通过形成被绝缘层包围的 立柱形状的半导体器件使得绝缘层中的接触孔露出半导体器件的上表面。优选地但不必 须，形成立柱形状的半导体器件的步骤包括选择性地将半导体材料沉积到绝缘层中的开口 中，使得开口的低部分填充半导体材料并且开口的未填充的上部分形成接触孔。接着，在绝 缘层上形成荫罩层，使得荫罩层的一部分伸出在接触孔的一部分的上方。优选地但不必须， 形成荫罩层的步骤包括用可被PECVD覆盖的差步骤沉积绝缘荫罩层，其中绝缘荫罩层具有 与绝缘层的组成不同的组成。接着，形成传导层，使得传导层的第一部分设置在在接触孔中 露出的半导体器件的上表面上，传导层的第二部分设置在荫罩层上方。该方法还包括去除 荫罩层和传导层的第二部分。立柱器件可以包括任何合适的半导体器件的一部分，诸如二极管、晶体管等。优选 地，立柱器件包括二极管，诸如p-i-n 二极管。二极管优选地包括非易失性存储器器件的转 向元件。如以下更详细描述，在传导层的第一部分上方的接触孔中还形成电阻率开关元件。 在开关元件上方形成上电极。由于传导层是使用荫罩形成，位于接触孔的底部上的传导层 的第一部分不沿着接触孔的侧壁延伸。因此，传导层不产生到上电极的短路。图Ia到图Ii示出形成立柱器件的优选方法。参照图la，在衬底100上方形成器件。衬底100可以是本领域已知的任何半导体 衬底，诸如单晶硅、诸如硅一锗或者硅一锗一碳的IV-IV化合物、IH-V化合物、H-VI化合物、 这种衬底上方的外延层、或者任何其它半导体或者非半导体材料，诸如玻璃、塑料、金属或 者陶瓷衬底。衬底可以包括之上制造的集成电路，诸如用于存储器器件的CMOS基的驱动电 路。优选地在衬底100上方以及在衬底上方形成的任何驱动电路上方形成绝缘层102。绝 缘层102可以是二氧化硅、氮化硅、高介电常数膜、Si-C-O-H膜、或者任何其它合适的绝缘 材料。在衬底100和绝缘层102上方形成第一电传导层200。传导层200可以包括本领 域已知的任何传导材料，诸如钨、铜、钴、或者其合金。可选的粘合层，诸如TiN、Ti和/或Ta 层，可以包括在绝缘层102和传导层之间以帮助传导层粘合到绝缘层102。例如，Ta粘合层 可以用于Cu传导层，而TiN或者Ti粘合层可以用于W或者Al传导层。在第一传导层200的顶部上形成障碍层202，诸如Ta、Ti、WN、TaN或者TiN层。如 果第一传导层200的上表面是钨，则可以通过对钨的上表面渗氮在传导层200的顶部上形 成氮化钨代替TiN。TiN或者Ti可以用作用于W或者Al传导层200的障碍层202，而Ta 障碍层202可以用于Cu传导层200。例如，可以使用以下的传导层组合Ti (底部)/Α1/ TiN(顶部)、或者Ti/TiN/Al/TiN、或者Ti/Al/TiW、或者这些层的任意组合。底部的Ti或 者Ti/TiN层可以用作粘合层，Al层可以用作传导层200，并且位于顶部的TiN或者TiW层 可以用作障碍层202以及用于对电极202构图的防反射涂层，用作随后的绝缘层108的CMP 的可选的抛光阻挡材料，以及作为选择性半导体种子沉积衬底，如以下将描述的。最后，使用任何合适的处理将传导层200和障碍层202。可以将传导层200和障碍 层202构图为存储器器件的导轨形状的底部电极204。例如，可以代替地通过镶嵌方法形成电极204，其中通过任何合适的沉积方法在绝缘层102的凹槽中和绝缘层102的上表面上 方形成至少传导层200，诸如通过溅射或者M0CVD。随后的平面化步骤，诸如化学机械抛光 (CMP)步骤，从绝缘层102的上表面去除传导层200以将传导材料，诸如Cu、Al、或者W留在 绝缘层102的凹槽中。接着通过选择性蚀刻，传导层200在绝缘层102中的下表面中的凹 槽中凹陷。随后通过CMP将障碍层202平面化使得障碍层202保留在层102中的凹槽中的 传导层202的部分上以完成下电极204。或者，可以在绝缘层202的上表面上和绝缘层102 中的凹槽中顺序地沉积传导层200和障碍层202，随后是单个CMP平面化步骤以形成电极 204。得到的结构在图Ia中示出。或者，可以通过构图和蚀刻处理而不是镶嵌处理形成电极204。在此情况下，在平 坦表面上方顺序沉积层200和202，在障碍层202上方沉积光刻胶层，通过光刻对光刻胶层 构图，以及接着使用所构图的光刻胶层作为掩模蚀刻层202和202以形成下电极204。接着 使用标准处理技术去除光刻胶层。在下电极204周围形成绝缘层。接着，转到图lb，在电极202上方沉积绝缘层108。绝缘层108可以是任意的电绝 缘材料，诸如二氧化硅、氮化硅、氮氧化硅、或者其它有机或者无机高介电常数绝缘材料。可 以通过在期望时间内CMP本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：形成被绝缘层包围的立柱形状的半导体器件，使得所述绝缘层中的接触孔露出所述半导体器件的上表面；在所述绝缘层的上方形成荫罩层，使得所述荫罩层的部分突出所述接触孔的部分之上；形成传导层，使得所述传导层的第一部分设置在在所述接触孔中露出的所述半导体器件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方；以及去除所述荫罩层和所述传导层的所述第二部分。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：平尔顺，
申请(专利权)人：桑迪士克三D公司，
类型：发明
国别省市：US