使用牺牲材料制造大马士革二极管的方法技术

一种制造半导体器件的方法，其包括：在底层之上形成包括籽晶材料的第一层；在第一层之上形成包括牺牲材料的第二层，牺牲材料不同于籽晶材料；将第一层和第二层图形化为多个分离的特征部；在多个分离的特征部之间形成绝缘填充材料；从分离的特征部中去除牺牲材料，从而在绝缘填充材料中形成多个开口，使得籽晶材料暴露于多个开口中；以及在多个开口中暴露的籽晶材料上生长半导体材料。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体涉及半导体器件加工领域，具体涉及制造非易失性存储器件的方法。
技术介绍
Herner等人2004年9月29日提交的美国专利申请No. 10/955, 549 (其对应于美国公布申请2005/0052915A1)，通过引用合并于此，其描述了三维存储器阵列，在其中存储器单元的数据状态储存在柱形半导体结二极管的多晶半导体材料的电阻率状态中。相减法 (subtractive method)用于制作这类基柱二级管器件。该方法包括淀积一个或多个娃层、 锗层或其它半导体材料层。接着刻蚀淀积的一个或多个半导体层从而获得半导体基柱。可以使用SiO2层作为用于基柱刻蚀的硬掩膜，之后去除SiO2层。接下来，在基柱之间和顶部上淀积SiO2或其它缝隙填充电介质材料。接着，进行化学机械抛光(CMP)或回刻蚀步骤， 从而使缝隙填充电介质和基柱上表面齐平。为了额外描述相减基柱制作过程，参见Herner等人2004年12月17日提交的题为“Non-volatile Memory Cell Comprising a Reduced Height Vertical Diode”的美国专利申请No. 11/015，824和2005年7月25日提交的美国专利申请No. 11/819,078。然而， 在相减法中，半导体基柱的高度会受用作刻蚀掩膜的薄且软的光刻胶限制。光刻胶掩膜材料以低于半导体材料的速率刻蚀，但是虽然如此刻蚀，当半导体刻蚀完成时必须存留一些掩膜材料。当基柱之间的开口的纵横比增加和/或缝隙填充层的CMP工艺或回刻蚀去除了绝大部分厚度的所淀积的半导体材料时，基柱刻蚀之后的氧化物缝隙填充步骤存在着加工上的挑战。
技术实现思路
本专利技术的一个实施例提供制造半导体器件的方法，其包括在底层之上形成包括籽晶材料的第一层；在第一层之上形成包括牺牲材料的第二层，牺牲材料与籽晶材料不同； 将第一层和第二层图形化成多个分离的特征部；在多个分离的特征部之间形成绝缘填充材料；从分离的特征部中去除牺牲材料，从而在绝缘填充材料中形成多个开口，使得籽晶材料暴露于多个开口中；以及在多个开口中暴露的籽晶材料上生长半导体材料。本专利技术的另一个实施例提供制造多个二极管的方法，其包括在底层之上形成包括籽晶材料的第一层；在第一层之上形成包括牺牲材料的第二层；将第一层和第二层图形化成多个基柱，多个基柱中的每一个包括位于牺牲材料部分之下的籽晶材料部分；在多个基柱之间形成绝缘填充材料；去除多个基柱的牺牲材料部分，从而在绝缘填充材料中形成多个开口，使得多个基柱的籽晶材料部分暴露于多个开口中；以及在多个开口中暴露的籽晶材料部分上生长半导体材料，从而形成多个二极管。本专利技术的另一个实施例提供制造非易失性存储器件的方法，其包括形成多个非易失性存储器单元的存储元件；形成多个基柱，多个基柱中的每一个包括位于牺牲材料部分之下的籽晶材料部分；在多个基柱之上形成衬垫；在多个基柱之间形成绝缘填充材料；去除多个基柱的牺牲材料部分，从而在绝缘填充材料中形成多个开口，使得多个基柱的籽晶材料部分暴露在多个开口中；以及在多个开口中形成多个二极管换向元件。附图说明图Ia至Ie为根据本专利技术实施例的侧横断面视图，其说明半导体器件形成的阶段。图2a至2b示意性示出本专利技术一些实施例的二极管结构。图3a至3c为根据本专利技术实施例的侧横断面视图，其说明半导体器件形成的阶段。图4为根据本专利技术实施例的完整非易失性存储器件的三维视图。图5至8为根据本专利技术非限制性示例的半导体器件形成阶段的横断面SEM图像。具体实施例方式本专利技术的一个实施例提供制造半导体器件的方法，其包括在底层上形成包含籽晶材料的第一层；在第一层上形成包含牺牲材料的第二层，牺牲材料与籽晶材料不同；将第一层和第二层图形化成多个分离的特征部；在多个分离的特征部之间形成绝缘填充材料；从分离的特征部中去除牺牲材料从而在绝缘填充材料中形成多个开口，使得籽晶材料暴露于多个开口中；以及在多个开口中的暴露的籽晶材料上生长半导体材料。在一些实施例中，半导体器件包括形成于多个开口中的多个二级管。在一些实施例中，多个二极管可以为柱形。每个二极管至少包括第一导电型(例如，η型)半导体材料和位于第一导电型半导体材料上的第二导电型(例如，P型)半导体材料。在一些实施例中，二极管的取向可以反向。可选地，二极管可以包括位于第一导电型半导体材料和第二导电型半导体材料之间的本征半导体材料。半导体器件可以为非易失性存储器件，其包括多个存储元件和多个二极管换向 (steering)元件。每个存储元件形成在对应的二极管换向元件之下或之上。替换地，存储元件可以形成在二极管的下部分(例如，第一导电型半导体材料)和上部分(例如，第二导电型半导体材料)之间。图Ia至Id示出使用选择性淀积形成基柱器件的优选方法。参考图la，可以在衬底210上形成底层200。衬底可以为本领域中已知的任何半导体衬底，例如单晶硅、IV-IV化合物(例如硅锗或硅锗碳)、III-V化合物、II-VI化合物、在这类衬底上的外延层，或任何其它半导体或非半导体材料，例如玻璃、塑料、金属或陶瓷衬底。衬底可以包括制造于其上的集成电路，例如用于存储器件的驱动器电路。绝缘层(未示出)优选形成于底层200之下。在一些实施例中，底层200可以包括多个底电极204和将底电极204分开的绝缘材料208。可以使用本领域中已知的任何导电材料，例如钨和/或其它材料，包括铝、钽、钛、 铜、钴或其合金。在一些实施例中，底电极204可以进一步包括位于导电材料之上/之下的粘附层。例如，底电极204可以包括导电材料叠层，例如，Ti (底部)/Al/TiN(顶部)、或Ti/ TiN/Al/TiN、或Ti/Al/TiW、或这些材料的任意组合。在优选实施例中，底电极204可以为大体上平行、大体上共面的轨状物。接着，可以在底电极204之上和之间形成绝缘材料208，例如氧化硅、氮化硅或氮氧化硅，之后使用底电极204的顶表面作为停止点进行CMP或回刻蚀步骤。可以在底层200上形成第一层500。第一层500可以包括由任何合适的籽晶材料构成的籽晶层511，例如硅、锗、硅锗合金、或金属硅化物，其用于生长IV族半导体材料。 可以使用其它籽晶材料用于生长III-V、II-VI等半导体。籽晶层511的厚度可以大约为 20_50nm。在一些实施例中，第一层500可以进一步包括在籽晶层511之下形成的存储材料叠层518。存储材料叠层518可以包括金属-电介质-金属型叠层，其包括两个导电(例如，TiN)层520和521之间的存储材料层519。电阻率转换材料层519可以包括任何合适的材料，例如反熔丝(即，反熔丝电介质)、熔丝、多晶硅记忆效应材料、金属氧化物(例如氧化镍、钙钛矿材料等)、碳纳米管(单壁纳米管、多壁纳米管、或单壁纳米管和多壁纳米管的混合)、无定形碳、多晶碳、石墨烯电阻率转换材料、相变材料、可转换络合金属氧化物、导电桥元件、或可转换聚合体等。在一些实施例中，如果期望，可以省略导电层520和/或导电层 521。接着，可以在第一层500之上形成第二层600。第二层600可以包括牺牲层612， 其由任意合适的牺牲材料构成，例如无定形碳、氮化硅或锗。可以使用其它牺牲材料，例如有机材料或光敏(例本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·马卡拉，V·邓顿，Y·田中，S·麦斯威尔，T·张，S·J·瑞迪格安，
申请(专利权)人：桑迪士克三D公司，
类型：发明
国别省市：