四方扁平无引脚封装的制造方法技术

一种四方扁平无引脚封装的制造方法。首先，于一牺牲层上形成一图案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片分别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成一封装胶体，以覆盖图案化导电层以及这些芯片。接着，切割封装胶体以及图案化导电层，并预切割牺牲层以于牺牲层上形成多个切割沟槽。在切割封装胶体以及图案化导电层并预切割牺牲层之后移除牺牲层。因此，借由将预切割后的封装结构贴附于转移基板并依序将牺牲层及转移基板移除，可以得到规则排列的多个四方扁平无引脚封装。

【技术实现步骤摘要】

本专利技术是有关于一种四方扁平封装(Quad Flat Package, QFP)的制造方法，且特 别是有关于一种四方扁平无引脚封装(Quad Flat Non-leaded package,QFNpackage)的制 造方法。
技术介绍
半导体产业是近年来发展速度最快的高科技工业之一，随着电子技术的日新月 异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并 朝向轻、薄、短、小的趋势设计。在半导体产业中，集成电路(integrated circuits, IC)的 生产主要可分为三个阶段集成电路的设计(ICdesign)、集成电路的制作(IC process)及 集成电路的封装(IC package)。其中，封装的目的在于，防止芯片受到外界温度、湿气的影 响以及杂尘污染，并提供芯片与外部电路之间电性连接的媒介。 在半导体封装制程当中，包含有许多种封装形态，其中四方扁平无引脚封装结构 具有较短的信号传递路径(trace)及较快的信号传递速度，因此一直是低脚位(low pin count)构装型态的主流之一，且适用于高频传输的芯片封装结构。 —般而言，在制造四方扁平无引脚封装的过程中，先将多个芯片排列在导线架上， 其中导线架包括相互连接的多组引脚且各芯片分别被其中一组引脚围绕，然后以打线接合 (wire bonding)的方式使各芯片分别电性连接于相对应的其中一组引脚，接着形成一封装 胶体以完全覆盖导线架及这些芯片，最后以切割的方式对其进行单体化而得到多个四方扁 平无引脚封装。
技术实现思路
本专利技术提供一种，其可使经由切割以及牺牲层的 移除而得到多个单体化的四方扁平无引脚封装。 本专利技术提供一种，其可节省封装材料的使用量， 并可减少切割过程中刀具的磨耗。 本专利技术提出一种。首先，于一牺牲层上形成一图 案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片分 别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成一 封装胶体，以覆盖图案化导电层以及这些芯片。接着，切割封装胶体以及图案化导电层，并 预切割(pre-cut)牺牲层以于牺牲层上形成多个切割沟槽。在切割封装胶体以及图案化导 电层并预切割牺牲层之后移除牺牲层。 在本专利技术的一实施例中，上述的，在切割封装胶 体以及图案化导电层后以及移除牺牲层之前，更包括提供一转移基板，并使被切割后的封 装胶体贴附于转移基板上。 在本专利技术的一实施例中，上述的，在移除牺牲层之后，更包括移除转移基板。 在本专利技术的一实施例中，上述的封装材料是全面性形成于牺牲层。 本专利技术更提出一种。首先，于一牺牲层上形成一图案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片 分别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成 多个封装胶体，以分别覆盖图案化导电层以及这些芯片。接着，切割图案化导电层，并预切 割牺牲层以于牺牲层上形成多个切割沟槽。在切割图案化导电层并预切割牺牲层之后移除 牺牲层。 在本专利技术的一实施例中，上述的图案化导电层的形成方法包括于牺牲层上形成一 导电层，以及移除部分导电层以形成图案化导电层。 在本专利技术的一实施例中，上述的移除部分导电层的方法包括光刻/蚀刻制程。 在本专利技术的一实施例中，上述的图案化导电层的形成方法包括于牺牲层上形成一 图案化光阻层，以图案化光阻层为罩幕，于未被图案化光阻层覆盖的牺牲层上形成图案化 导电层，以及移除图案化光阻层。 在本专利技术的一实施例中，上述的牺牲层为一金属层或一绝缘层。 在本专利技术的一实施例中，上述的于未被图案化光阻层覆盖的牺牲层上形成图案化导电层的方法包括电镀。 在本专利技术的一实施例中，上述的，在形成这些组 引脚时，更包括形成一芯片座，且这些引脚环绕芯片座。 在本专利技术的一实施例中，上述的各芯片与对应的一组引脚是透过多条导线电性连 接。 本专利技术的，借由将预切割后的封装结构贴附于转 移基板并依序将牺牲层及转移基板移除，以得到规则排列的多个四方扁平无引脚封装。 本专利技术的，借由形成多个分别覆盖图案化导电层 及这些芯片的封装胶体，以节省封装材料并减少切割时刀具的磨耗。附图说明 为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具 体实施方式作详细说明，其中 图1A至图1F为本专利技术一实施例的的剖面示意 图。 图2A至图2E为本专利技术另一实施例的的剖面示意 图。 图3A及图3B为图1A及图2A的图案化导电层的一种形成方法的剖面示意图。 图4A及图4B为图1A及图2A的图案化导电层的另一种形成方法的剖面示意图。 主要元件符号说明 100 :四方扁平无引脚封装 110:牺牲层 112:切割沟槽120:图案化导电层120，:导电层122:弓I展P130:心片140、140':封装胶体150:转移基板160、160':图案化光阻层170:芯片座180:导线具体实施例方式图1A至图IF为本专利技术一实施例的的剖面示意图。请参考图1A，首先，于一牺牲层IIO上形成一图案化导电层120，其中图案化导电层包括多组引脚122，引脚122的材质例如是铜。 接着，请参考图1B及图1C，将多个芯片130贴附于牺牲层IIO上，其中各芯片130分别被其中一组引脚122所环绕，令各芯片130分别与其中一组引脚122电性连接，并于牺牲层110上形成一封装胶体140，以覆盖图案化导电层120以及芯片130，其中封装胶体140的材质例如是环氧树脂(印oxy resin)。 接着，请参考图1D及图1F，将封装胶体140切割成多个封装胶体140'并切割图案化导电层120，在切割封装胶体140以及图案化导电层120之后移除牺牲层110以得到多个四方扁平无引脚封装100。 请参考图1C，在本实施例中，封装材料系全面性形成于牺牲层。请参考图1D，在切割封装胶体140以及图案化导电层120时，更包括预切割牺牲层110以于牺牲层IIO上形成多个切割沟槽112，其中切割方式例如是刀具切割(blade saw)、激光切割(laser saw)或者一般的冲切制程(P皿ch)。接着，请参考图1E，提供一转移基板150以使各封装胶体140'贴附于转移基板150上，最后依序移除牺牲层110及转移基板150而得到图IF的多个四方扁平无引脚封装100。其中牺牲层110例如是可或不可紫外线照射的薄膜胶带、一般晶圆研磨的贴布、金属层或其他绝缘材料。而转移基板150例如是真空吸盘、真空吸嘴或其他具有可吸附或贴附功能的转移载板。在本实施例中，牺牲层IIO可以是可紫外线照射的薄膜胶带，在牺牲层IIO上形成多个切割沟槽112之后，利用紫外线照射降低薄膜与封装体的接合性，接着利用真空吸附功能的转移基板150使封装胶体140'与牺牲层110分离，最后再移除转移基板150。 在本实施例中，借由将预切割后连接于牺牲层110的各封装胶体140'贴附于转移基板150，以在移除牺牲层110时能保持各封装胶体140'的相对位置，而得到规则排列的多个四方扁平无引脚封装100。 图2A至图2E为本专利技术另一实施例的的剖面示意图。请参考图2A，首先，于一牺牲层IIO上形成一图案化导电层120，其中图案化导电层包括本文档来自技高网...

【技术保护点】
一种四方扁平无引脚封装的制造方法，包括：于一牺牲层上形成一图案化导电层，其中该图案化导电层包括多组引脚；将多个芯片贴附于该牺牲层上，其中各该芯片分别被其中一组引脚所环绕；令各该芯片分别与其中一组引脚电性连接；于该牺牲层上形成一封装胶体，以覆盖该图案化导电层以及该些芯片；切割该封装胶体以及该图案化导电层，并预切割该牺牲层以于该牺牲层上形成多个切割沟槽；以及在切割该封装胶体以及该图案化导电层并预切割该牺牲层后，移除该牺牲层。

【技术特征摘要】
一种四方扁平无引脚封装的制造方法，包括于一牺牲层上形成一图案化导电层，其中该图案化导电层包括多组引脚；将多个芯片贴附于该牺牲层上，其中各该芯片分别被其中一组引脚所环绕；令各该芯片分别与其中一组引脚电性连接；于该牺牲层上形成一封装胶体，以覆盖该图案化导电层以及该些芯片；切割该封装胶体以及该图案化导电层，并预切割该牺牲层以于该牺牲层上形成多个切割沟槽；以及在切割该封装胶体以及该图案化导电层并预切割该牺牲层后，移除该牺牲层。2. 如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，该图案化导电 层的形成方法包括于该牺牲层上形成一导电层；以及 移除部分该导电层，以形成该图案化导电层。3. 如权利要求2所述的四方扁平无引脚封装的制造方法，其特征在于，移除部分该导 电层的方法包括光刻/蚀刻制程。4. 如权利要求l所述的四方扁平无引脚封装的制造方法，其特征在于，该图案化导电 层的形成方法包括于该牺牲层上形成一图案化光阻层；以该图案化光阻层为罩幕，于未被该图案化光阻层覆盖的该牺牲层上形成该图案化导 电层；以及移除该图案化光阻层。5. 如权利要求4所述的四方扁平无引脚封装的制造方法，其特征在于，该牺牲层为一金属层或一绝缘层。6. 如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，在形成该些组 引脚时，更包括形成一芯片座，且该些引脚环绕该芯片座。7. 如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，该封装胶体是 全面性形成于该牺牲层。8. 如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，在切割该封装 胶体以及该图案化导电层后以及移...

【专利技术属性】
技术研发人员：林峻莹，沈更新，侯博凯，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]