四方扁平无引脚封装及其制造方法技术

本发明专利技术提供一种四方扁平无引脚封装及其制造方法，该四方扁平无引脚封装包括：一封装材料，以及配置于封装材料中的多个芯片座连接垫、多个接点连接垫及一芯片。每一芯片座连接垫以一第一延伸部与相邻的至少另一芯片座连接垫彼此连接。芯片座连接垫与接点连接垫以一阵列方式排列，芯片座连接垫配置于阵列中央，接点连接垫配置于芯片座连接垫周围，每一接点连接垫与相邻的至少另一接点连接垫或芯片座连接垫其中之一之间分别各具有对应的一第二延伸部，对应的二个第二延伸部之间以一沟槽彼此间隔。芯片固定于芯片座连接垫的一上表面，且分别与接点连接垫电性连接。

【技术实现步骤摘要】

本专利技术是有关于一种，特别是有关于一种可以共用导线架，并可以适用各种芯片尺寸及引脚配置且可以增加引脚数的。
技术介绍
四方扁平无引脚封装(Quad Flat No-Lead, QFN)，由于具有成本低，可以应用于印刷电路板的表面焊接技术(Surface Mount Technology, SMT),而且厚度较薄,所以被广泛应用于许多半导体芯片的封装中。然而，由于四方扁平无引脚封装的连接垫(contacts)皆配置于封装外围的四周，而受限于表面焊接技术的能力，连接垫的间距有一定的限制，因此在特定封装面积下，连接垫的数量并无法有效增加。换言之，当引脚愈多时封装面积则须越大，所以限制了四方扁平无引脚封装在高引脚数封装的应用。此外，依照芯片面积的尺寸，需要不同的导线架设计，因此导线架无法共用或模块化，缺乏设计制造上的弹性。然而随着轻薄短小的产品需求，能够于有限的空间中达到最大的效能，一直是半导体封装研发的目标，因此如何能在不影响封装面积/体积的条件下，提高封装的连接垫数量，已成为本领域的重要课题。另外，封装的模块化及共用化设计，亦是本
的趋势。
技术实现思路
本专利技术的目的之一在于提供一种，可以在不影响封装面积/体积的条件下，提高封装的连接垫数量。本专利技术的另一目的在于提供一种，适用于各种不同尺寸的芯片及各种引脚数，而本专利技术的导线架具有模块化、共用化的优点。根据本专利技术的上述及其他目的提出一种四方扁平无引脚封装，包括:一封装材料、多个芯片座连接垫、多个接点连接垫，以及一芯片。封装材料，具有一封装下表面；芯片座连接垫，配置于封装材料中，其中每一芯片座连接垫以一第一延伸部与相邻的至少另一芯片座连接垫彼此连接，其中芯片座连接垫的下表面暴露于封装下表面。接点连接垫配置于封装材料中，芯片座连接垫与接点连接垫以一阵列方式排列，其中芯片座连接垫配置于阵列中央，接点连接垫配置于芯片座连接垫周围，其中每一接点连接垫与相邻的至少另一接点连接垫或芯片座连接垫其中之一之间分别各具有对应的一第二延伸部，对应的二个第二延伸部之间以一沟槽彼此间隔，且沟槽暴露出第二延伸部的一端，接点连接垫的下表面暴露于封装下表面。芯片配置于封装材料中，且固定于芯片座连接垫远离封装下表面的一上表面，芯片分别与接点连接垫电性连接。在本专利技术的一个或多个实施例中，第一延伸部及第二延伸部的下表面暴露于封装下表面。第一延伸部的厚度小于芯片座连接垫的厚度，且第二延伸部的厚度小于接点连接垫的厚度。在本专利技术的一个或多个实施例中，第一延伸部的宽度小于芯片座连接垫的宽度，且第二延伸部的宽度小于接点连接垫的宽度。在本专利技术的一个或多个实施例中，其中沟槽是由切割、蚀刻、冲压或其组合的一种方法形成。一绝缘材料可以填充于沟槽中。根据本专利技术的上述及其他目的提出一种导线架，适用于四方扁平无引脚封装，包括:多个连接垫，以一阵列方式排列，其中每一连接垫与相邻的至少另一连接垫之间以一延伸部彼此相连，其中二相邻的延伸部之间以连接垫其中之一或一空间彼此间隔，其中延伸部的厚度小于这些连接垫的厚度。在本专利技术的一个或多个实施例中，延伸部的宽度小于连接垫的宽度。在本专利技术的一个或多个实施例中，连接垫的下表面与延伸部的下表面为共平面。根据本专利技术的上述及其他目的提出一种半导体封装方法，应用于四方扁平无引脚封装，包括:提供一导线架，具有多个连接垫，以一阵列方式排列，其中每一连接垫与相邻的至少另一连接垫之间以一延伸部彼此相连，其中二相邻的延伸部之间以连接垫其中之一或一空间彼此间隔，其中延伸部的厚度小于这些连接垫的厚度。将一芯片固定于连接垫中靠近中央的部分连接垫上，定义与芯片贴合的连接垫为多个芯片座连接垫，其余的连接垫为多个接点连接垫。将芯片与接点连接垫电性连接。以一封装材料覆盖芯片、芯片座连接垫与接点连接垫，且暴露出芯片座连接垫、接点连接垫以及延伸部的一表面。局部移除芯片座连接垫与接点连接垫之间以及接点连接垫彼此之间的延伸部，使得芯片座连接垫与接点连接垫电性隔离，且接点连接垫之间彼此电性隔离。在本专利技术的一个或多个实施例中，局部移除延伸部的方法包括切割、蚀刻、冲压或其组合。在本专利技术的一个或多个实施例中，于局部移除延伸部之后，每一接点连接垫与相邻的至少另一接点连接垫或芯片座连接垫其中之一之间分别各具有对应的一第二延伸部，对应的二个第二延伸部之间以一沟槽彼此间隔。于局部移除这些延伸部之后，更包括填充一绝缘材料于沟槽中。在本专利技术的一个或多个实施例中，延伸部的宽度小于连接垫的宽度。本专利技术的，由于接点连接垫是以阵列方式排列，可以在不影响封装面积/体积的条件下，提高封装的连接垫数量。本专利技术的四方扁平无弓I脚封装及其制造方法中，芯片座连接垫与接点连接垫是以阵列式排列，芯片座连接垫与接点连接垫的数量，可以依照芯片尺寸及接点数量而调整，可以适用于各种不同尺寸的芯片及各种引脚数，因而本专利技术的导线架具有模块化、共用化的优点。【附图说明】图1绘示依据本专利技术一实施例，一种四方扁平无引脚封装的剖面示意图。图2绘示依据本专利技术一实施例，一种导线架的俯视图。图3至图7绘示依据本专利技术一实施例，一种半导体封装方法各步骤的剖面示意图。图8绘示依据本专利技术一实施例，一种四方扁平无引脚封装的仰视图。关于本专利技术的优点，精神与特征，将以实施例并参照所附附图，进行详细说明与讨论。值得注意的是，为了让本专利技术能更容易理解，后附的附图仅为示意图，相关尺寸并非以实际比例绘示。【附图标记说明】100:四方扁平无引脚封装204:延伸部102:封装材料206:虚线区域102A:封装下表面208:空间104:芯片座连接垫300:导线架104A:上表面302:连接垫104B:下表面304:芯片座连接垫106:接点连接垫304A:上表面106A:下表面306:接点连接垫108:芯片308:芯片110:第一延伸部310:延伸部112:第二延伸部304B、306A、310A:下表面114:导线312:第二延伸部116:沟槽314:导线118:绝缘材料316:封装材料200:导线架[00当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种四方扁平无引脚封装，包括：一封装材料，具有一封装下表面；多个芯片座连接垫，配置于该封装材料中，其中每一该芯片座连接垫以一第一延伸部与相邻的至少另一芯片座连接垫彼此连接，其中该多个芯片座连接垫的下表面暴露于该封装下表面；多个接点连接垫，配置于该封装材料中，其中该多个芯片座连接垫与该多个接点连接垫以一阵列方式排列，其中该多个芯片座连接垫配置于该阵列中央，该多个接点连接垫配置于该多个芯片座连接垫周围，其中每一该接点连接垫与相邻的至少另一接点连接垫或该多个芯片座连接垫其中之一之间分别各具有对应的一第二延伸部，对应的二个该第二延伸部之间以一沟槽彼此间隔，且该沟槽暴露出该第二延伸部的一端，其中该多个接点连接垫的下表面暴露于该封装下表面；以及一芯片，配置于该封装材料中，且固定于该多个芯片座连接垫远离该封装下表面的一上表面，该芯片分别与该多个接点连接垫电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：石智仁，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71