带有双圈焊凸点的无引脚CSP堆叠封装件及其制造方法技术

一种带有双圈焊凸点的无引脚CSP堆叠封装件及其制造方法，包括堆叠设置的两个C芯片，下面的芯片下有粘片胶，该IC芯片周围有两圈由多个凸焊点组成的焊接点，两圈凸焊点分别与两个IC芯片相连，两个芯片相连，凸焊点的外表面和下面IC芯片下面的粘片胶位于塑封体外；也可以将第一IC芯片下面的粘片胶粘贴于芯片载体上，芯片载体均位于塑封体外。引线框架上下面均形成光刻胶层，曝光显影，半蚀刻出凹坑，凹坑内电镀金属化层，去除光刻胶，然后粘贴芯片、打键合线、塑封，化学蚀刻去除引线框架，制得带有双圈焊凸点的无引脚CSP堆叠封装件。该封装件中没有引线框架，同时，键合线较短及没有外引脚，使得封装件具有优异的电学性能。

【技术实现步骤摘要】

本专利技术属于电子器件制造半导体封装
，涉及一种带有双圈焊凸点的无引脚CSP堆叠封装件；本专利技术还涉及一种该封装件的制造方法。
技术介绍
自电子器件制造业产生以来，半导体行业提供了各种各样的封装件来包封芯片并为半导体管芯提供电连接。随着移动通讯设备等新兴科技的不断发展，要求半导体封装件能够提供越来越小的封装面积，并且容纳更多的半导体管芯。就SSOP (Shrink SmallOutline Package，缩小型小尺寸封装)而言，其封装厚度彡1.27mm，引脚数在10?48之间，引脚节距为0.635mm、0.65mm或1.0Omm,目前大多数SSOP产品引脚节距为0.635mm或0.65mm，只有SS0P10L产品引脚节距为1.00mm。以SS0P28L产品为例，其安装面积为9.90mmX6.00mm，封装厚度达1.40mm。而在一些特殊应用中使用和设计的集成电路，如无线通讯的便携式消费类电子产品，SSOP等小外形中低端封装已不能满足使用和设计要求，业界期望能够开发一种安装面积更小、成本更低的无引脚封装技术来代替传统的SSOP封装。同时，为了使封装件实现更多的功能，产生了许多新的堆叠封装技术，在集成电路封装面积越来越趋近芯片面积的情况下，叠层封装已成为未来集成电路封装技术的发展趋势，常用的方法是将裸芯片或封装体沿Z轴方向叠层在一起。
技术实现思路
本专利技术的目的是提供一种安装面积更小、成本更低、功能更多的带有双圈焊凸点的无引脚CSP堆叠封装件，用于一些特殊应用的集成电路中，替代SSOP等小外形中低端封装的无引脚堆叠封装件。本专利技术的另一个目的是提供一种上述堆叠封装件的制造方法。为实现上述目的，本专利技术所采用的技术方案是:一种带有双圈焊凸点的无引脚CSP堆叠封装件，包括第一 IC芯片，第一 IC芯片上粘贴有第二 IC芯片，第一 IC芯片下面粘贴有粘片胶，围绕第一 IC芯片、沿远离第一 IC芯片的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点组成，两圈凸焊点中远离第一 IC芯片的一圈凸焊点与第二 IC芯片相连，两圈凸焊点中靠近第一 IC芯片的一圈凸焊点与第一 IC芯片相连，第一 IC芯片与第二 IC芯片相连，第一 IC芯片上封装有塑封体，凸焊点的外表面和第一 IC芯片下面的粘片胶位于塑封体外。或者，包括第一 IC芯片，第一 IC芯片上粘贴有第二 IC芯片，第一 IC芯片通过粘片胶粘贴于芯片载体上，围绕第一 IC芯片、沿远离第一 IC芯片的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点组成，两圈凸焊点中远离第一 IC芯片的一圈凸焊点与第二IC芯片相连，两圈凸焊点中靠近第一 IC芯片的一圈凸焊点与第一 IC芯片相连，第一 IC芯片与第二 IC芯片相连，第一 IC芯片上封装有塑封体，凸焊点的外表面、第一 IC芯片下面的粘片胶和芯片载体均位于塑封体外。本专利技术所采用的另一个技术方案是:一种上述带有双圈焊凸点的无引脚CSP堆叠封装件的制造方法，具体按以下步骤进行: 步骤1:对于第一 IC芯片下面没有芯片载体的堆叠封装件:在铜合金引线框架的上表面和下表面均涂覆形成光刻胶层，通过曝光显影在位于铜合金引线框架上表面的光刻胶层上形成焊盘图形，采用半蚀刻的方法在焊盘图形所在位置刻蚀出凹坑；采用电镀法在凹坑表面依次沉积多层金属，形成凹形的金属化层，去掉铜合金引线框架上所有的光刻胶层； 对于第一 IC芯片下面有芯片载体的堆叠封装件:在铜合金引线框架的上表面和下表面均涂覆形成光刻胶层，通过曝光显影在位于铜合金引线框架上表面的光刻胶层上形成焊盘图形，同时，通过曝光显影在位于铜合金引线框架下表面的光刻胶层上形成芯片载体图形，然后，采用半蚀刻的方法在铜合金引线框架上焊盘图形所在位置刻蚀出凹坑，同时，采用半蚀刻的方法在铜合金引线框架上芯片载体图形所在位置刻蚀出载体凹坑；然后，采用电镀法在凹坑表面依次沉积多层金属，形成凹形的金属化层，同时，在载体凹坑的底面上电镀与金属化层完全相同的金属层；去掉铜合金引线框架上所有的光刻胶层； 步骤2:通过粘片胶将第一 IC芯片粘贴在铜合金引线框架上，再将第二 IC芯片粘贴在第一 IC芯片上，烘烤固化； 步骤3:在金属化层的底面上预植一个键合球，键合球和金属化层组成凸焊点，然后采用铜丝拱丝拉弧依次完成第一 IC芯片与靠近第一 IC芯片的一圈键合球之间、第二 IC芯片与远离第一 IC芯片的一圈键合球之间、第一 IC芯片与第二 IC芯片之间的引线键合；塑封后，尚温固化； 步骤4:对于第一 IC芯片下面没有芯片载体的堆叠封装件:采用只溶解铜的蚀刻剂，化学蚀刻去掉引线框架，露出了金属化层的底面和外侧面，制得带有双圈焊凸点的无引脚CSP堆叠封装件； 对于第一 IC芯片下面有芯片载体的堆叠封装件:采用只溶解铜的蚀刻剂，化学蚀刻去掉弓I线框架，露出了金属化层的底面和外侧面以及载体凹坑底部和该载体凹坑底部电镀的金属层，制得带有双圈焊凸点的无引脚CSP堆叠封装件。本专利技术堆叠封装件是一种低引线数、低成本的IC CSP堆叠封装件，主要目标是在无线通信的便携式消费类电子产品中取代SS0P，并为其提供系统级的封装服务。本堆叠封装件的主要优点是结构简单紧凑，相对于同引脚数的SSOP、QFP等堆叠封装，需要的安装面积和封装体积更小。虽然本封装属于引线框架CSP的范畴，但在最终的封装中并没有引线框架，引线框架只作为一个形成底部引出端和形成与之有关的金属化层的中间工具。同时，由于键合线较短及没有外引脚，使得封装件具有优异的电学性能。【附图说明】图1是本专利技术堆叠封装件第一种实施例的剖面示意图。图2是本专利技术堆叠封装件第二种实施例的剖面示意图。图3是制造本专利技术堆叠封装件时，在光刻胶层上形成焊盘图形后的引线框架的剖面图。图4是在图3所示的焊盘图形位置半蚀刻出凹坑的引线框架的剖面图。图5是在图3所示凹坑表面沉积了金属化层的引线框架的剖面图。图6是去掉图5中光刻胶层后的引线框架的剖面图。图7是模塑料包封图6所示引线框架后封装件的剖面图。图中:1.第一 IC芯片，2.第二 IC芯片，3.第一粘片胶，4.第一键合线，5.凸焊点，6.键合球，7.塑封体，8.金属化层，9.芯片载体，10.铜合金引线框架，11.光刻胶层，12.焊盘图形，13.凹坑，14.第二键合线，15.第三键合线，16.第二粘片胶。【具体实施方式】下面结合附图和【具体实施方式】对本专利技术作进一步说明。如图1所不，本专利技术堆叠封装件第一种实施例，包括第一 IC芯片1，第一 IC芯片I上面通过粘片胶3粘贴有第二 IC芯片2，第一 IC芯片I下面粘贴有第二粘片胶16，围绕第一 IC芯片1、沿远离第一 IC芯片I的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点5组成，凸焊点5由键合球6和凹形的金属化层8组成，键合球6位于金属化层8的凹坑内，金属化层8的上端面与第二粘片胶16的下端面相平齐，两圈凸焊点5中远离第一 IC芯片I的一圈凸焊点5中的键合球6通过第一键合线4与第二 IC芯片2相连，两圈凸焊点5中靠近第一 IC芯片I的一圈凸焊点5中的键合球6通过第二键合线14与第一 IC芯片I相连，第一 IC芯片I通过第三键合线15与第二 IC芯片2相连，第一 IC芯片I上封装有塑封本文档来自技高网...

【技术保护点】
一种带有双圈焊凸点的无引脚CSP堆叠封装件，其特征在于，包括第一IC芯片（1），第一IC芯片（1）上粘贴有第二IC芯片（2），第一IC芯片（1）下面粘贴有粘片胶，围绕第一IC芯片（1）、沿远离第一IC芯片（1）的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点（5）组成，两圈凸焊点（5）中远离第一IC芯片（1）的一圈凸焊点（5）与第二IC芯片（2）相连，两圈凸焊点（5）中靠近第一IC芯片（1）的一圈凸焊点（5）与第一IC芯片（1）相连，第一IC芯片（1）与第二IC芯片（2）相连，第一IC芯片（1）上封装有塑封体（7），凸焊点（5）的外表面和第一IC芯片（1）下面的粘片胶位于塑封体（7）外；或者，包括第一IC芯片（1），第一IC芯片（1）上粘贴有第二IC芯片（2），第一IC芯片（1）通过粘片胶粘贴于芯片载体（9）上，围绕第一IC芯片（1）、沿远离第一IC芯片（1）的方向依次设有两圈焊接点，每圈焊接点均由多个凸焊点（5）组成，两圈凸焊点（5）中远离第一IC芯片（1）的一圈凸焊点（5）与第二IC芯片（2）相连，两圈凸焊点（5）中靠近第一IC芯片（1）的一圈凸焊点（5）与第一IC芯片（1）相连，第一IC芯片（1）与第二IC芯片（2）相连，第一IC芯片（1）上封装有塑封体（7），凸焊点（5）的外表面、第一IC芯片（1）下面的粘片胶和芯片载体（9）均位于塑封体（7）外。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邵荣昌，李习周，慕蔚，
申请(专利权)人：天水华天科技股份有限公司，甘肃微电子工程研究院有限公司，
类型：发明
国别省市：甘肃;62