半导体封装结构及其制作工艺制造技术

本发明专利技术公开一种半导体封装结构及其制作工艺。该半导体封装制作工艺包括：配置封装母板于载具上，封装母板具有立于其上的格栅墙，且格栅墙在封装母板上定义出多个凹部；分别接合多个第一芯片至封装母板的所述多个凹部，其中每一第一芯片内具有多个穿硅导孔；形成第一底胶于每一第一芯片与相应的封装母板之间；形成披覆层于载具上；由载具上方来薄化披覆层以及格栅墙，直至位于格栅墙上方以及第一芯片上方的披覆层被完全移除；接合多个第二芯片至所述多个第一芯片；形成第二底胶于每一第二芯片与相应的第一芯片之间；以及，分离载具与封装母板，并且裁切封装母板，以获得多个封装单元。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装技术，且特别是涉及一种堆叠式半导体元件封装技 术。
技术介绍
在现今的资讯社会中，电子产品的设计是朝向轻、薄、短、小的趋势迈进，因此发展 出诸如堆叠式半导体元件封装等有利于微型化的封装技术。堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封 装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体 元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功 能的半导体元件组合于同一封装体中。现有一种堆叠式半导体元件封装制作工艺是将内埋有穿硅导孔(ThroughSiIicon Via,TSV)的下层芯片覆晶接合在基板上并填入底胶保护，之后通过研磨将下层芯片薄化并 且将穿硅导孔的一端裸露出来，再进行上层芯片对下层芯片的堆叠接合。前述制作工艺为了避免下层芯片在研磨过程中因为基板表面与下层芯片的高低 落差而与研磨轮撞击导致受损，会在下层芯片接合至基板后在载具上全面涂布一层保护 胶，以在研磨时提供平坦表面。待穿硅导孔的一端被裸露之后，再以溶剂去除剩余的保护 胶。然而，此种方式会产生保护胶无法被完全移除，而本文档来自技高网...

【技术保护点】

【技术特征摘要】
一种半导体封装制作工艺，包括配置一封装母板于一载具上，该封装母板具有远离该载具的一承载面以及立于该承载面上的一格栅墙，该格栅墙以及该承载面共同定义出多个凹部；分别接合多个第一芯片至该封装母板的该些凹部，每一第一芯片内具有多个穿硅导孔；形成一第一底胶于每一第一芯片与相应的该封装母板之间；形成一披覆层于该载具上，该披覆层覆盖该封装母板以及该些第一芯片；由该载具上方来薄化该披覆层以及该格栅墙，直至位于该格栅墙上方以及该些第一芯片上方的该披覆层被完全移除；暴露出每一第一芯片内的该些穿硅导孔的一端；接合多个第二芯片至该些第一芯片；形成一第二底胶于每一第二芯片与相应的该第一芯片之间；分离该载具与该封装母板；以及裁切该封装母板，以获得多个封装单元，其中该封装母板被裁切为多个封装基材。2.如权利要求1所述的半导体封装制作工艺，其中该第一底胶是在每一第一芯片与该 封装母板接合前被预先配置在该凹部内。3.如权利要求1所述的半导体封装制作工艺，其中该第一底胶是在每一第一芯片与该 封装母板接合后被填入每一第一芯片与该封装母板之间。4.如权利要求1所述的半导体封装制作工艺，其中该第二底胶是在每一第二芯片与相 应的该第一芯片接合前被预先配置在该第一芯片上。5.如权利要求1所述的半导体封装制作工艺，其中该第二底胶是在每一第二芯片与相 应的该第一芯片接合后被填入每一第二芯片与相应的该第一芯片之间。6.如权利要求1所述的半导体封装制作工艺，其中在暴露出每一穿硅导孔的该端之...

【专利技术属性】
技术研发人员：陈仁川，张惠珊，张文雄，张唯农，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71