半导体器件的封装结构及其制造方法技术

本发明专利技术公开了一种半导体器件的封装结构及其制造方法，其中，所述半导体器件的封装结构包括：基体，包括正面以及与所述正面相对的背面；半导体器件，位于所述基体的正面；多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；通孔，位于所述基体的背面并与所述焊垫相对应；中介金属层，与所述焊垫电连接；焊接凸点，与所述中介金属层电连接；所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度，可避免绝缘材料或金属堆积在通孔的开口处，提高产品的可靠性，并减小封装结构的尺寸。

【技术实现步骤摘要】

本专利技术涉及半导体封装领域，尤其涉及一种半导体器件的晶圆级芯片封装结构及制造方法。
技术介绍
晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，所述金属焊球也被称为焊接凸点。由于晶圆级芯片尺寸封装先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前要对晶圆进行切割、分类；并且，所述晶圆级芯片尺寸封装是所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺，使得生产周期和生产成本大幅下降。硅通孔是在晶圆背部制作垂直导通孔，实现电信号输出的最新技术，其与一般三维堆叠技术利用在芯片四周打线实现堆叠芯片互联的方式不同，硅通孔技术通过直接在焊垫上通孔并形成电通路的方式，形成了真正意义上的堆叠芯片的垂直互联，显著缩短了电连接的距离，大大改善信号传输速度，降低了功耗，并被期许会提供更好的产品可靠性。在现有技术中，形成通孔结构的工艺方法通常包括以下步骤首先，在晶圆表面蚀刻出硅孔；接着，在所述硅孔表面形成绝缘层(通常为二氧化硅)；然后，金属化所述硅孔；之后，采用铜电镀的方法填充所述硅孔，并利用化学机械抛光的方法移除多余的铜层；最后，背面磨削所述晶圆，以暴露出所述铜层，完成通孔结构。这种工艺流程能够有效地实现高密度的三维通孔互连，但是存在如下的问题首先，在晶圆和铜层之间只有一层很薄的绝缘层，这导致在硅通孔互连间形成了很高的电容，有时甚至超过了传统的引线键合互连 方式的电容值；并且，较厚的铜层被填充于所述硅孔之中，由于硅和铜之间具有较大的热失配，这会导致在热循环过程中产生很显著的热应力；并且，还需要克服电镀铜时产生的空洞(void)或线缝(seam)现象；此外，采用电镀铜以完全填充硅孔的方法需要很长的工时，增 加了生产成本。申请号为200810178977. 7的中国专利公开了一种晶圆级芯片封装方法及封装结构，其可以增加中介金属层与焊垫连接的连接面积，但是，由于通孔开口尺寸通常为100 120um，而所述通孔底部尺寸通常为50 60um，由于通孔开口的尺寸极其微小，且所述通孔的深度较大，因此在形成绝缘层或中介金属层的过程中，所述通孔开口极易被绝缘材料或金属堵塞住，导致所述通孔的侧壁很难沉积到绝缘材料和中介金属层，而一颗芯片通常具有几十个通孔，只要其中一个通孔的侧壁没有沉积上绝缘材料或中介金属层，或者沉积的效果不理想，就会导致一颗芯片电性能失效，对于晶圆级芯片尺寸封装而言，一片晶圆有上千颗芯片，其芯片电性能失效的概率被成百倍地放大。
技术实现思路
本专利技术所要解决的技术问题是，提供一种可避免绝缘材料或金属堆积在通孔的开口处的封装结构，提高产品的可靠性，并减小封装结构的尺寸。为解决上述技术问题，本专利技术提供一种半导体器件的封装结构，所述半导体器件的封装结构包括基体，包括正面以及与所述正面相对的背面；半导体器件，位于所述基体 的正面；多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；通孔，位于 所述基体的背面并与所述焊垫相对应；中介金属层，与所述焊垫电连接；焊接凸点，与所述 中介金属层电连接；其中，所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度。在所述半导体器件的封装结构中，所述通孔内侧的所述基体的厚度为30 150um，所述通孔外围的基体的厚度为20 50um。在所述半导体器件的封装结构中，所述通孔侧壁与所述基体的正面的夹角为锐角。在所述半导体器件的封装结构中，所述焊接凸点位于所述中介金属层上。在所述半导体器件的封装结构中，还包括位于所述中介金属层和所述基体之间的 绝缘层。在所述半导体器件的封装结构中，还包括位于所述中介金属层上的保护层，所述 保护层具有暴露所述中介金属层的开口。在所述半导体器件的封装结构中，还包括基板以及位于所述基板上并与所述焊垫 压合的空腔壁。在所述半导体器件的封装结构中，所述半导体器件为影像传感芯片、发光二极管 或微机电系统。相应的，本专利技术还提供一种半导体器件的封装结构的制造方法，包括提供基体， 所述基体包括正面以及与所述正面相对的背面，所述基体的正面形成有半导体器件，所述 半导体器件的外围形成有多个分立的焊垫；刻蚀所述基体的背面与所述焊垫相对应的位 置，形成通孔；去除部分基体，使得通孔外围的基体的厚度小于通孔内侧的基体的厚度；形 成与所述焊垫电连接的中介金属层；形成与所述中介金属层电连接的焊接凸点。在所述半导体器件的封装结构的制造方法中，利用机械切割的方式去除所述部分 基体。在所述半导体器件的封装结构的制造方法中，所述通孔内侧的基体的厚度为 30 150um，所述通孔外围的基体的厚度为20 50um。在所述半导体器件的封装结构的制造方法中，所述通孔侧壁与所述基体的正面的 夹角为锐角。在所述半导体器件的封装结构的制造方法中，所述焊接凸点位于所述中介金属层 上。在所述半导体器件的封装结构的制造方法中，在形成所述中介金属层之前还包 括在所述基体的背面和所述通孔的侧壁上形成绝缘层。在所述半导体器件的封装结构的制造方法中，在形成所述焊接凸点之前还包括 在所述中介金属层上形成保护层，所述保护层具有暴露所述中介金属层的开口。在所述半导体器件的封装结构的制造方法中，所述半导体器件为影像传感芯片、 发光二极管或微机电系统。与现有技术相比，本专利技术提供的具有以下优点。本专利技术在形成通孔之后，去除部分基体使得通孔外围的基体的厚度小于通孔内侧 的基体的厚度，从而使得所述通孔的深度相应的变小，可确保所述通孔的开口处不易形成 金属或绝缘材料的堆积，大大提高制程的良率，进而提高产品的可靠性，有利于进行规模化生产。附图说明图1为本专利技术实施例提供的半导体器件的封装结构的剖面示意图；图2为本专利技术实施例提供的半导体器件的封装结构的制造方法的流程图；图3至图11为本专利技术实施例提供的半导体器件的封装结构的制造方法的各步骤 相应结构的示意图。具体实施例方式本专利技术在形成通孔之后，去除部分基体使得通孔外围的基体的厚度小于通孔内侧 的基体的厚度，从而使得所述通孔的深度变小，可确保所述通孔的开口处不易形成金属或 绝缘材料的堆积，大大提高制程的良率，进而提高产品的可靠性，有利于进行规模化生产。下面将结合示意图对本专利技术的半导体器件的封装结构及制造方法进行更详细的 描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本 专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的 广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要 求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用以方本文档来自技高网...

【技术保护点】
一种半导体器件的封装结构，包括：基体，包括正面以及与所述正面相对的背面；半导体器件，位于所述基体的正面；多个焊垫，位于所述基体的正面且分立排布在所述半导体器件的外围；通孔，位于所述基体的背面并与所述焊垫相对应；中介金属层，与所述焊垫电连接；焊接凸点，与所述中介金属层电连接；其特征在于，所述通孔外围的基体的厚度小于所述通孔内侧的基体的厚度。

【技术特征摘要】

【专利技术属性】
技术研发人员：王之奇，俞国庆，邹秋红，王文斌，王蔚，
申请(专利权)人：晶方半导体科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]