封装结构制造技术

本发明专利技术提供一种封装结构，包括：盖板；单元腔，位于盖板上并分立排布，所述单元腔包括空腔及位于空腔周围的单元空腔壁；切割道，位于相邻单元腔之间；焊垫区，位于各个单元空腔壁边上并分立排布；间隙区，位于各个单元空腔壁边上焊垫区之外区域；相邻单元腔的对应单元空腔壁边经由切割道部分连接。本发明专利技术通过在盖板上将相邻单元腔的对应单元空腔壁边设置为经由切割道部分连接，可以提高空腔壁与芯片之间的结合力，防止后续Ｖ形槽切割工艺中产生的机械应力使空腔壁与芯片剥离，导致大面积良率损失的问题。

【技术实现步骤摘要】
封装结构
本申请涉及半导体封装领域，尤其涉及一种封装结构。技术背景晶圓级芯片尺寸封装(Wafer Level Chip Size Packaging, WLCSP )技术 是对整片晶圓进行封装测试后再切割得到单个成品芯片的技术，封装后的芯 片尺寸与棵片 一致。晶圓级芯片尺寸封装技术改变传统封装如陶瓷无引线芯 片载具(Ceramic Leadless Chip Carrier )、有才几无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、 小、短、薄化和低价化要求。经晶圓级芯片尺寸封装技术封装后的芯片尺寸 达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圓尺寸的增大而显著 降低。晶圓级芯片尺寸封装技术是可以将IC设计、晶圓制造、封装测试、基 板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。中国专利技术专利申请第200610096808.X号公开了 一种基于晶圓级芯片尺寸 封装技术所制造的封装结构及其制造方法。如图1所示，所述封装结构包括具 有空腔壁110的盖板105 (玻璃)、具有焊垫115的芯片120、以及玻璃片130, 其共同构成玻璃-芯片-玻璃的三明治的封装结构。所述芯片120的形成有半 导体器件的表面通过焊垫115与空腔壁110连接；芯片120的背面与玻璃片130 的第一表面之间夹合有绝缘层；玻璃层130的另一表面部分覆有第一焊接掩膜 层及位于其上的焊接凸点(未标记)；所述焊接凸点与焊垫115通过金属层实 现电连接。在上述专利申请中，并未公开其盖板105的空腔壁110的具体布局，但 是现有技术公开了一种盖板上的空腔壁结构，如图2所示，包括位于盖板上的单元腔IOO、 200、 300、 400,所述单元腔100、 200、 300、 400分立排布， 所述单元腔包括空腔及位于空腔周围的单元空腔壁边，比如单元腔100包括 空腔101及位于空腔101周围的单元空腔壁102、单元腔200包括空腔201及 位于空腔201周围的单元空腔壁202、单元腔300包括空腔301及位于空腔 301周围的单元空腔壁302、单元腔400包括空腔401及位于空腔401周围的 单元空腔壁402,所述空腔IOI、 201、 301、 401用于容纳后续与背板粘合的 晶圆上的单元芯片区上的器件区。结合图1，可以知道，上述单元空腔壁102、 202、 302、 402将与带有焊 垫115的晶圆进行粘合，然后需要对盖板和与之粘合的晶圆进行机械半切以 形成V形槽，因此，单元空腔壁102、 202、 302、 402需要^^受一定的枳4成应 力，同时因为空腔壁起着支撑盖板的作用，也要承受一定的重力。但是由于 单元空腔壁102、 202、 302、 402上没有与焊垫115相粘合处为中空，相对降 低了单元空腔壁102、 202、 302、 402与晶圆的结合力，在后续V形槽切割工 艺中产生的机械应力容易使空腔壁与晶圓剥离，从而导致大面积良率损失。
技术实现思路
本申请所要解决的技术问题是提供一种能够承受较高机械应力的封装结构。为解决上述技术问题，本申请提供一种封装结构，包括盖板；单元腔， 位于盖板上并分立排布，所述单元腔包括空腔及位于空腔周围的各个单元空 腔壁边；切割道，位于相邻单元腔之间；焊垫区，位于各个单元空腔壁边上 并分立排布；间隙区，各个单元空腔壁边上焊垫区之外区域；相邻单元腔的 对应单元空腔壁边经由切割道部分连接。所述部分连接为相邻单元腔的对应单元空腔壁边上的至少一个焊垫区对 应连接。所述部分连接为相邻单元腔的对应单元空腔壁边上的每个焊垫区以—— 对应方式连4妻。所述部分连接为相邻单元腔的对应单元空腔壁边上的焊垫区以间隔方式 对应连冲妄。所述部分连接为相邻单元腔的对应单元空腔壁边上的每两个焊垫区及其 之间的间隙区以间隔一个焊垫区方式对应连4妄。所述单元空腔壁边包括两端部分，所述两端部分为间隙区，所述部分连 接为相邻单元腔的对应单元空腔壁边上的两端部分连接。所述封装结构还包括晶圆，所述晶圓分为分立的单元芯片区及相邻单元 芯片区之间的通道，所述单元芯片区分为器件区和位于器件区外围的连接区， 所述器件区和连接区之间具有间隔，所述连接区内形成有分立的焊垫，所述 连接区与盖板上的单元空腔壁边相对应，所述晶圓上通道与盖板上的切割道 相对应，所述器件区和连接区之间形成有隔离带，所述隔离带与器件区和连 接区之间均有间隔。所述隔离带位于所述晶圓与所述盖板压合后的单元空腔壁边与晶圆器件 区之间的中间位置。所述隔离带与器件区之间的间隔为40pm ~ 250pm。 所述隔离带与连接区之间的间隔为40pm ~ 250)im。 所述隔离带的宽度为3^im 20^im,所述隔离带与晶圓器件区高度相同。所述隔离带材料为聚合物、氮化硅、氧化硅、或者氮氧化硅中一种或者 其组合。与现有技术方案相比，本技术方案通过在盖板上将相邻单元腔的对应单元空腔壁边设置为经由切割道部分连接，可以提高空腔壁与芯片之间的连接 力，防止后续V形槽切割工艺中产生的机械应力使空腔壁与芯片剥离，导致 大面积良率损失的问题。同时，为了防止在空腔壁与芯片压合过程中，起粘合作用的固化胶过多 溢出污染到芯片上的器件区的微镜头，本技术方案通过将相邻单元腔的对应 单元空腔壁边设置为经由切割道部分连接而不是全部连接，这样在相邻单元 空腔壁边不相连的切割道位置形成空隙，这样可以容纳多余的固化胶。本技术方案还通过在晶圓上的器件区和连接区之间形成隔离带，可以进 一步防止在空腔壁与芯片压合过程中，起粘合作用的固化胶溢出污染微镜头 的问题。附图说明图1为现有技术封装结构示意图； 图2为图1所示封装结构空腔壁的仰视平面示意图； 图3为本专利技术的第一实施例的空腔壁的结构示意图； 图4为本专利技术的第二实施例的空腔壁的结构示意图； 图5为本专利技术的第三实施例的空腔壁的结构示意图； 图6为本专利技术的第四实施例的空腔壁的结构示意图； 图7本专利技术的第五实施例的晶圆的结构示意图。具体实施方式本专利技术通过在盖板上将相邻单元腔的对应单元空腔壁边设置为经由切割 道部分连接，可以提高空腔壁与芯片之间的连接力，防止后续V形槽切割工 艺中产生的机械应力使空腔壁与芯片剥离，导致大面积良率损失的问题。同时，为了防止在空腔壁与芯片压合过程中，起粘合作用的固化胶过多 溢出污染到芯片上的器件区的微镜头，本专利技术通过将相邻单元腔的对应单元 空腔壁边设置为经由切割道部分连接而不是全部连接，在相邻单元空腔壁边 不相连的切割道位置形成空隙，这样可以容纳多余的固化胶。本技术方案还通过在晶圆上的器件区和连接区之间形成隔离带，可以进 一步防止在空腔壁与芯片压合过程中，起粘合作用的固化胶溢出污染微镜头 的问题。上述技术方案适合于影像传感器芯片封装、MEMS芯片封装以及LED发 光二极管的封装领域。下面以影像传感器芯片封装为例，结合附图对本申请的具体实施方式进 行详细说明。本专利技术首先提供一种封装结构，包括盖板；单元腔，位于盖板上并分 立排布，所述单元腔包括空腔及位于空腔周围的单元空腔壁，所述空腔用于 容纳单元芯片区上的器件区，所述单元空腔壁包括环绕的各个单元空腔壁边； 切割道，位于本文档来自技高网...

【技术保护点】
一种封装结构，包括：　盖板；　单元腔，位于盖板上并分立排布，所述单元腔包括空腔及位于空腔周围的各个单元空腔壁边；　切割道，位于相邻单元腔之间；　焊垫区，位于各个单元空腔壁边上并分立排布；　间隙区，各个单元空腔壁 边上焊垫区之外区域；其特征在于，　相邻单元腔的对应单元空腔壁边经由切割道部分连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹秋红，刘春，王琦，王文龙，俞国庆，王蔚，
申请(专利权)人：晶方半导体科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]