超薄半导体芯片封装结构及其制造工艺制造技术

本发明专利技术公开了一种超薄半导体芯片封装结构，采用双层引线对焊垫呈双列式排布的芯片进行了封装，两路引线互不干涉，进一步提高了电连接可靠性；与此同时，相比现有技术，其采用单面聚合物代替原本芯片背面的玻璃，采用玻璃－硅－聚合物的结构，将封装厚度进一步减薄，实际运用时能将厚度从原来的０．９ｍｍ减少至０．５ｍｍ，从而大大减小了半导体芯片封装体积。

【技术实现步骤摘要】

本专利技术涉及一种超薄半导体芯片封装结构及其制造工艺。
技术介绍
目前的晶圆级芯片尺寸封装技术是对整片晶圆进行封装测试后，再进行切割得到单颗芯片的技术，采用的是玻璃-硅-玻璃的三明治结构，封装后的产品尺寸达到i : 1.3，是业界公认的世界领先的半导体封装技术。 常规的晶圆级芯片尺寸封装技术制造的芯片封装结构中通常仅使用单层引线，由于焊接凸起面的空间有限，使得所封装芯片的焊垫数量受到限制。当前已有的设想是采用 双层引线封装结构，以便在封装芯片的焊接凸起面节约更多的空间用于引线布局，从而允 许单位面积上更多焊垫(例如焊垫采用双列式排布的芯片)的运用，然而存在的技术问题是双层引线的采用势必会进一步增大封装结构的整体厚度和体积；且过厚的封装厚度，不 利于芯片间切割道宽度的减小，从而无法在使得相同尺寸的晶圆上制造更多的芯片，导致 的结果是晶圆的利用率大大降低，封装成本提高。总之，现有的晶圆级芯片尺寸封装技术还 无法针对多焊垫芯片(例如焊垫双列式排布的芯片)实施有效的封装，局限性较大。
技术实现思路
本专利技术目的是提供一种既确保了电连通可靠性，又进一步降低了封装厚度的超 薄半导体芯片封装结构及其制造工艺。本专利技术的所述超薄半导体芯片封装结构的技术方案如下 —种超薄半导体芯片封装结构，包括芯片和与芯片正面压合的玻璃基板，所述芯 片带有焊垫，所述焊垫通过线路同芯片电连通；其特征在于所述芯片的背面直接沉积第一 绝缘层，所述第一绝缘层的背面沉积第一引线层，第一引线层的背面沉积第二绝缘层，该第 二绝缘层上设有若干开孔，所述第一引线层的部分表面从所述开孔内暴露；而所述第二绝 缘层的背面沉积第二引线层，该第二引线层与第一引线层电隔离，并且所述第二引线层的 背面与所述第一引线层暴露的表面上共同沉积有保护层；所述第一引线层暴露的表面上设 有若干第一焊接凸起，而第二引线层上则设有若干第二焊接凸起，这些焊接凸起均从保护 层上布有的开孔内突出；同时所述焊垫呈双列式排布于芯片四周，其中位于内侧的第一列 焊垫通过第一引线层与第一焊接凸起相连，而位于外侧的第二列焊垫则通过第二引线层与 第二焊接凸起相连。 本专利技术超薄半导体芯片封装结构中，所述第一绝缘层和第二绝缘层的厚度则都优 选为1 3um。 更进一步的，本专利技术超薄半导体芯片封装结构中，所述第一列焊垫与第一引线层 之间通过L型连接方式实现电连通，而第二列焊垫与第二引线层之间则通过T型连接方式 实现电连通。 更进一步的，本专利技术超薄半导体芯片封装结构中，所述玻璃基板上设有呈闭环结构的空腔壁，所述芯片的正面与玻璃基板上的空腔壁压合形成空腔包围设于芯片上的感光 器件。 更进一步的，本专利技术超薄半导体芯片封装结构中，所述第一引线层的中央设有开 孔，第二绝缘层有部分通过该开孔沉积于第一绝缘层表面；同时所述第二引线层的中央也 设有开孔，所述保护层有部分通过该开孔沉积于第二绝缘层的表面。 本专利技术还提供上述超薄半导体芯片封装结构的制造方法，该制造方法包括下述工 艺步骤 1)提供一个包含多个芯片的晶圆，晶圆的正面上设有焊垫，这些焊垫呈双列式对应排布于每个芯片的四周，并都通过线路与芯片实现电连通； 2)提供一玻璃基板，将所述晶圆的正面与玻璃基板进行压合； 3)对晶圆背面进行减薄； 4)对晶圆上芯片与芯片之间的切割道区域进行等离子刻蚀形成沟槽，使得焊垫的 部分或全部暴露于晶圆背面； 5)利用等离子体化学气相沉积方法在形成沟槽后的整片晶圆背面沉积形成第一 绝缘层； 6)在整片晶圆背面涂覆光刻胶，再利用光刻技术将形成的光刻胶层图案化，进行等离子体刻蚀，将位于沟槽底部的第一绝缘层去除，再将光刻胶层去除； 7)通过溅射技术在第一绝缘层的背面沉积金属，再通过光刻技术形成仅与第一列焊垫电连通的第一引线层； 8)利用等离子体化学气相沉积方法在第一引线层的背面沉积第二绝缘层，并在第 二绝缘层的相应位置处设置若干开孔暴露第一引线层的部分表面； 9)在沟槽处进行机械切割，并将第二列焊垫的部分切除； 10)利用溅射技术在第二绝缘层的背面沉积金属形成与第二列焊垫电连通的第二 引线层，再通过光刻技术将第一引线层和第二引线层进行电隔离； 11)采用旋涂法或喷涂法在第二引线层的背面和第一引线层暴露的表面上共同沉 积保护层，并在保护层上露出开口便于后续形成焊接凸起； 12)利用钢板印刷技术和回流焊技术分别在第一引线层暴露的表面和第二引线层 表面形成若干第一焊接凸起和若干第二焊接凸起； 13)沿切割道进行机械全切，将封装后的晶圆分离成单颗芯片封装结构。 进一步的，上述制造方法中所述第一绝缘层和第二绝缘层的材料均为氧化硅或者氮化硅，而第一绝缘层和第二绝缘层的沉积厚度则均控制在1 3um。 进一步的，上述制造方法中所述第一列焊垫与第一引线层之间通过L型连接方式实现电连通，而第二列焊垫与第二引线层之间通过T型连接方式实现电连通。 进一步的，上述制造方法中所述玻璃基板上设有多个呈闭环结构的空腔壁，所述晶圆的正面与玻璃基板上的空腔壁压合从而形成多个空腔，对应包围并保护设于每个芯片上的感光器件。 进一步的，上述制造方法中，所述步骤7)中还通过光刻技术在第一引线层中央形 成用于电隔离的开孔，步骤8)中的第二绝缘层有部分通过前述形成于第一引线层中央的 开孔沉积于第一绝缘层表面；而步骤10)中还通过光刻技术在第二引线层中央形成用于电隔离的开孔，步骤11)中的所述保护层有部分通过前述形成于第二引线层中央的开孔沉积 于第二绝缘层的表面。 本专利技术的上述制造方法中所述第二引线层的背面包覆的保护层，其材料为绝缘的聚合物，例如阻焊油墨。 本专利技术的优点是 本专利技术所述超薄半导体芯片封装结构，相比现有技术，其采用单面聚合物代替原 本芯片背面的玻璃，采用玻璃_硅_聚合物的结构，将封装厚度进一步减薄，实际运用时能 将厚度从原来的0. 9mm减少至0. 5mm，从而大大减小了半导体芯片封装体积。与此同时， 本专利技术的封装结构采用双层引线对焊垫呈双列式排布的芯片进行了封装，两路引线互不干 涉，进一步提高了电连接可靠性。附图说明 下面结合附图及实施例对本专利技术作进一步描述 图1为本专利技术的超薄半导体芯片封装结构的截面示意图； 图2 16为本专利技术的超薄半导体芯片封装结构的制造工艺流程图。具体实施例方式实施例如图1所示，本实施例提供的这种超薄半导体芯片封装结构，其芯片102 的正面设有焊垫和感光器件100，所述焊垫呈双列式排布于芯片102四周，位于内侧的为第 一列焊垫104，而位于外侧的是第二列焊垫lll，且两列焊垫均通过线路(图中未画出)同 芯片102电连通；而本实施例中所述玻璃基板101上设有呈闭环结构的空腔壁103，所述芯 片102的正面与玻璃基板101上的空腔壁103压合形成空腔包围所述感光器件100。所述芯 片102的背面直接沉积第一绝缘层105，所述第一绝缘层105的背面沉积第一引线层106， 第一引线层106的背面沉积第二绝缘层107，该第二绝缘层107上设有若干开孔，所述第一 引线层106的部分表面从所述开孔内暴露。而所述第二绝缘层107的背面沉积第二引线层 108，该第二引线层108与第一引线层106电隔离，并且所述第二引线层108的背面与所述 第一引线层106暴露的表面上本文档来自技高网...

【技术保护点】
一种超薄半导体芯片封装结构，包括芯片（１０２）和与芯片（１０２）正面压合的玻璃基板（１０１），所述芯片（１０２）带有焊垫，所述焊垫通过线路同芯片（１０２）电连通；其特征在于所述芯片（１０２）的背面直接沉积第一绝缘层（１０５），所述第一绝缘层（１０５）的背面沉积第一引线层（１０６），第一引线层（１０６）的背面沉积第二绝缘层（１０７），该第二绝缘层（１０７）上设有若干开孔，所述第一引线层（１０６）的部分表面从所述开孔内暴露；而所述第二绝缘层（１０７）的背面沉积第二引线层（１０８），该第二引线层（１０８）与第一引线层（１０６）电隔离，并且所述第二引线层（１０８）的背面与所述第一引线层（１０６）暴露的表面上共同沉积有保护层（１０９）；所述第一引线层（１０６）暴露的表面上设有若干第一焊接凸起（１１０），而第二引线层（１０８）上则设有若干第二焊接凸起（１１２），这些焊接凸起均从保护层（１０９）上布有的开孔内突出；同时所述焊垫呈双列式排布于芯片（１０２）四周，其中位于内侧的第一列焊垫（１０４）通过第一引线层（１０６）与第一焊接凸起（１１０）相连，而位于外侧的第二列焊垫（１１１）则通过第二引线层（１０８）与第二焊接凸起（１１２）相连。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王卓伟，俞国庆，邹秋红，王蔚，
申请(专利权)人：晶方半导体科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]