在金属镶嵌栅极工艺中形成自对准接触焊盘的方法技术

提供一种具有低电阻同时能够形成自对准接触焊盘的金属镶嵌栅电极。具有间隔层和间隔层限定的沟槽的绝缘体提供在半导体衬底上。杂质注入到由沟槽露出的半导体衬底内，形成沟道区。沟槽由导电材料部分地填充形成凹陷的栅电极。沟槽的其余部分由相对于绝缘层有腐蚀选择性的绝缘体填充，形成覆盖栅电极和间隔层的帽盖层。因此，帽盖层作为随后自对准接触工艺中的腐蚀中止层。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
在金属镶嵌栅极工艺中形成自对准接触焊盘的方法本申请基于2000年3月9日申请的韩国专利申请No.2000-11821以及2000年9月22日申请的No.2000-55794的优先权，其内容在这里引入作为参考。本申请涉及半导体制造，特别涉及能够形成自对准接触工艺的金属镶嵌栅极。半导体工业不断进取以提高器件性能，同时不断保持或甚至降低半导体产品的成本。这些目标已通过产业制造出更小的半导体器件的能力而部分地实现，由此能够由起始衬底获得更多的半导体芯片，从而降低了具体半导体芯片的加工成本。制造具有亚微米结构器件的能力对获得较小芯片有主要的贡献，同时较小的芯片的集成度等于较大芯片获得的集成度。使用亚微米结构或超小型化结构产生组成晶体管的较小尺寸的栅电极。期望缩减到约0.1微米。然而，所述超小型化结构在常规的栅电极工艺中产生一些问题。特别是超小型化结构不能确保栅绝缘层的可靠性。常规的栅电极工艺介绍如下。在半导体衬底上形成器件隔离区，注入杂质形成沟道区。栅极氧化层和如多晶硅/钨等的栅电极层依次形成并构图成栅电极。使用栅电极做注入掩模，将杂质注入到衬底内形成低浓度漏区，即，LDD(轻掺杂漏区)。这里，在栅电极构图期间栅极氧化物受到等离子体损伤。此外，对沟道的杂质注入降低了栅极氧化物的可靠性。而且，由于沟道杂质注入后接LDD杂质注入，在消除(curing)由于LDD杂质注入所引起的点缺陷的退火工艺期间，沟道区中的杂质重新分布。并且，常规的多晶硅/钨栅电极不能充分地平衡由亚微米栅极结构造成的电阻增加。为了克服以上提到的问题，现已开发了虚拟栅极工艺(通常所说的金属镶嵌栅极工艺)。图1和2为半导体衬底的剖面图，示出了与常规虚拟栅极工艺有关的一些问题。参考图1A和1B，介绍了常规的虚拟栅极工艺。现在参考图1A，在半导体衬底10的预定部分中形成器件隔离区12。在所得结构上形成虚拟栅极图形(未示出)。使用虚拟栅极图形作掩模，进行LDD杂质注入并退火形-->成LDD区16。在虚拟栅极图形的侧壁上形成间隔层18。在半导体衬底10的整个表面上形成第一绝缘层，并向下平面化到虚拟栅极图形的上表面形成平面化的第一绝缘层20。然后选择性地除去虚拟栅极图形形成沟槽。穿过沟槽，注入杂质形成沟道区(未示出)。进而，栅电极材料淀积在沟槽中第一绝缘层20上，然后平面化栅电极材料直到第一绝缘层20的上表面露出，形成栅电极24。随后，进行位线和存储节点接触工艺，作为到栅电极24外LDD区16的电连接。正如本领域中公知的，为了确保工艺裕度，位线和存储节点接触工艺进行自对准接触工艺。自对准接触工艺相对于覆盖栅电极的氮化层选择性地腐蚀氧化层，形成露出LDD区的开口。因此，即使存在未对准，氮化层保护栅电极，由此防止栅电极由开口露出。然而，常规的虚拟栅极工艺在位线和存储节点接触工艺期间存在严重的问题。如图1A和1B所示，栅电极24的上部露出，没有被覆盖。因此，当形成接触的光刻工艺期间发生未对准时，栅电极24露出。即，对于接触工艺，第二绝缘层26形成在栅电极24和第一绝缘层20上。通过光腐蚀工艺，相对于氮化物侧壁间隔层18选择性地腐蚀第二和第一绝缘层26和20，形成接触开口28a和28b。如图所示，存在未对准时，由于栅极的上部没有被保护，栅电极24的上部由开口28a和28b露出。此外，如果腐蚀方法不是最理想的，那么会腐蚀露出的栅电极24。由此，随后形成的接触焊盘会接触栅电极24。因此，要求保护性氮化层仅形成在栅电极24上。然而，很难将保护性氮化层选择性地形成在栅电极24上。如图2所示，保护性氮化层25也形成在第一绝缘层20上。即，保护性氮化层25同时形成在栅电极24和第一绝缘层20上。因此，腐蚀保护性氮化物以及第一和第二绝缘层20和26形成接触开口，由此不可能应用自对准接触工艺。因此，本领域中需要能与自对准接触工艺兼容的新颖的虚拟栅极工艺。因此，鉴于以上问题得到本专利技术，本专利技术一个目的是提供一种能够实现自对准接触工艺的金属镶嵌栅电极的形成方法。本专利技术的一个特点是通过除去虚拟栅极图形形成的沟槽部分填充低阻的栅电极材料，沟槽的其余部分完全由氮化层填充形成帽盖层。因此，金属镶嵌栅电极的顶部由帽盖层覆盖并保护，由此能够实现随后的自对准接-->触工艺。具体地，为了实现本专利技术的目的，提供一种半导体器件的形成方法。方法包括以下步骤：在半导体衬底上形成虚拟栅极图形，虚拟栅极图形具有侧壁间隔层；在半导体衬底的整个表面上形成第一绝缘层，第一绝缘层具有平坦的上表面，并且与虚拟栅极图形高度相同；相对于侧壁间隔层和第一绝缘层选择性地除去虚拟栅极图形，形成露出半导体衬底选择部分的沟槽；在露出的半导体衬底上形成栅极绝缘层；用低阻导电材料部分地填充沟槽形成栅电极；以及用相对于第一绝缘层具有腐蚀选择性的绝缘体填充沟槽的其余部分，形成帽盖层。在一个实施例中，用低阻导电材料部分地填充沟槽形成栅电极的步骤包括在沟槽中和第一绝缘层上形成低阻导电材料，并相对于第一绝缘层和侧壁间隔层选择性地腐蚀低阻导电材料，由此从第一绝缘层的上表面凹下选择的深度的步骤。优选，低阻导电材料选自由氮化钛/钨、多晶硅和多晶硅/硅化物组成的组。较优选氮化钛/钨的双层结构。此外，可以使用高温时稳定的金属。在另一实施例中，用低阻导电材料部分地填充槽形成栅电极的步骤包括以下步骤：在沟槽中和第一绝缘层上保形地形成低阻导电材料；在保形的低阻导电材料上形成腐蚀中止层以填充沟槽；腐蚀腐蚀中止层和沟槽外的保形的低阻导电材料；以及从沟槽除去其余的腐蚀中止层。在又一实施例中，用低阻导电材料部分地填充槽形成栅电极的步骤包括以下步骤：在沟槽中和第一绝缘层上形成低阻导电材料完全地填充沟槽；平面化导电材料直到第一绝缘层的上表面完全露出；以及深腐蚀导电材料并从绝缘层的上表面凹下选择的深度。此外，在半导体衬底上形成虚拟栅极图形，虚拟栅极图形具有侧壁间隔层的步骤包括以下步骤：在半导体衬底上形成牺牲绝缘层；在牺牲绝缘层上形成虚拟的栅极材料；构图虚拟的栅极材料层在牺牲绝缘层上形成虚拟的栅极图形；在牺牲绝缘层和虚拟栅极图形上形成间隔层，间隔层相对于第一绝缘层具有腐蚀选择性；以及腐蚀间隔层形成侧壁间隔层。这里，虚拟栅极图形由相对于间隔层和第一绝缘层具有腐蚀选择性的材料形成。例如，可以使用多晶硅和非晶的多晶硅。为了得到良好的虚拟栅极剖面，较优选容易腐蚀的多晶硅。侧壁间隔层和帽盖层由相对于第一绝缘层具有-->腐蚀选择性的绝缘体形成。此外，另一间隔层可以形成在沟槽的内侧壁上以得到倾斜的侧壁剖面，与底部相比上部较宽。沟槽的所述侧壁剖面能改善低阻导电材料的台阶覆盖。优选，另一侧壁间隔层由与虚拟栅极图形的侧壁间隔层相同的材料形成。此外，形成虚拟栅极图形具有倾斜的侧壁剖面，它的上部比底部宽。因此，沟槽有比底部宽的上部。优选用相对于第一绝缘层具有腐蚀选择性的绝缘体填充沟槽的其余部分形成帽盖层的步骤之后进行以下步骤：在第一绝缘层和帽盖层上形成第二绝缘层，第二绝缘层相对于侧壁间隔层和帽盖层具有腐蚀选择性；构图第二和第一绝缘层形成开口；除去其余的牺牲绝缘层露出栅极图形外的衬底；在第二绝缘层上形成导电层填充开口；以及腐蚀导电层和第二绝缘层直到露出帽盖层，形成自对准接触焊盘。优选本文档来自技高网...

【技术保护点】
一种栅极电阻减小的半导体器件的形成方法，此方法包括： 在半导体衬底的选定部分上形成虚拟栅极图形，虚拟栅极图形具有侧壁间隔层； 在半导体衬底的整个表面上形成第一绝缘层，第一绝缘层具有平坦的上表面，并且与虚拟栅极图形高度相同； 相对于侧壁间隔层和第一绝缘层选择性地除去虚拟栅极图形，形成露出所述半导体衬底的所述选定部分的沟槽； 在露出的半导体衬底上形成栅极绝缘层； 用低阻导电材料部分地填充沟槽形成栅电极；以及 用相对于第一绝缘层具有腐蚀选择性的绝缘体填充沟槽的其余部分，形成帽盖层。

【技术特征摘要】
KR 2000-3-9 11821/00;KR 2000-9-22 55794/001．一种栅极电阻减小的半导体器件的形成方法，此方法包括：在半导体衬底的选定部分上形成虚拟栅极图形，虚拟栅极图形具有侧壁间隔层；在半导体衬底的整个表面上形成第一绝缘层，第一绝缘层具有平坦的上表面，并且与虚拟栅极图形高度相同；相对于侧壁间隔层和第一绝缘层选择性地除去虚拟栅极图形，形成露出所述半导体衬底的所述选定部分的沟槽；在露出的半导体衬底上形成栅极绝缘层；用低阻导电材料部分地填充沟槽形成栅电极；以及用相对于第一绝缘层具有腐蚀选择性的绝缘体填充沟槽的其余部分，形成帽盖层。2．根据权利要求1的方法，其中用低阻导电材料部分地填充沟槽形成栅电极的步骤包括以下步骤：在沟槽中和第一绝缘层上形成低阻导电材料；以及相对于第一绝缘层和侧壁间隔层选择性地腐蚀低阻导电材料，由此从第一绝缘层的上表面凹下选择的深度。3．根据权利要求1的方法，其中低阻导电材料选自由氮化钛/钨、多晶硅和多晶硅/硅化物组成的组。4．根据权利要求1的方法，其中用低阻导电材料部分地填充槽形成栅电极的步骤包括以下步骤：在沟槽中和第一绝缘层上保形地形成低阻导电材料；在保形的低阻导电材料上形成腐蚀中止层以填充沟槽；腐蚀腐蚀中止层和沟槽外的保形的低阻导电材料；以及从沟槽除去其余的腐蚀中止层。5．根据权利要求1的方法，其中在半导体衬底上形成虚拟栅极图形，虚拟栅极图形具有侧壁间隔层的步骤包括以下步骤：在半导体衬底上形成牺牲绝缘层；在牺牲绝缘层上形成虚拟的栅极材料；构图虚拟的栅极材料层在牺牲绝缘层上形成虚拟的栅极图形；在牺牲绝缘层和虚拟栅极图形上形成间隔层，间隔层相对于第一绝缘层具有腐蚀选择性；以及腐蚀间隔层形成侧壁间隔层。6．根据权利要求5的方法，其中形成虚拟栅极图形之后，通过使用虚拟栅极图形作为掩模以及注入第一种杂质和退火进一步在虚拟栅极图形之外的衬底中形成LDD区，其中相对于侧壁间隔层和第一绝缘层选择性地除去虚拟栅极图形形成沟槽露出半导体衬底的步骤包括以下步骤：相对于侧壁间隔层、第一绝缘层以及牺牲绝缘层选择性地除去虚拟栅极图形；将第二种杂质注入到露出的牺牲绝缘层内并退火在衬底中形成自对准沟道区；以及除去露出的牺牲绝缘层露出衬底的选择部分。7．根据权利要求5的方法，还包括：在第一绝缘层和帽盖层上形成第二绝缘层，第二绝缘层相对于侧壁间隔层和帽盖层具有腐蚀选择性；构图第二和第一绝缘层形成开口；除去其余的牺牲绝缘层露出栅极图形外的衬底；在第二绝缘层上形成导电层填充开口；以及腐蚀导电层和第二绝缘层直到露出帽盖层，形成自对准接触焊盘。8．根据权利要求5的方法，其中导电层由与低阻导电材料相同的材料形成。9．根据权利要求1的方法，其中栅极绝缘层由选自氧化硅、氮氧化硅层、以及氧化钽组成的组，侧壁间隔层和帽盖层分别由氮化硅层形成，第一绝缘层由氧化硅形成。10．根据权利要求1的方法，其中用低阻导电材料部分地填充槽形成栅电极的步骤包括以下步骤：在沟槽中和第一绝缘层上形成低阻导电材料完全地填充沟槽；平面化导电材料直到第一绝缘层的上表面完全露出；以及深腐蚀导电材料并从绝缘层的上表面凹下选择的深度。11．根据权利要求1的方法，其中相对于侧壁间隔层和第一绝缘层选择性除去虚拟栅极图形形成沟槽露出半导体衬底的步骤之后进行以下步骤：除去侧壁间隔层和部分第一绝缘层以扩大沟槽的宽度，扩大的沟槽具有基本上垂直的侧壁剖面；以及在扩大的沟槽的侧壁上形成倒置的侧壁间隔层，由此与沟槽的顶部相比所得沟槽的底部变窄。12．根据权利要求11的方法，其中侧壁间隔层由与第一绝缘层相同的材料形成，倒置的侧壁间隔层由相对于第一绝缘层有腐蚀选择性的材料形成。13．一种栅极电阻减小的半导体器件的形成方法，该方法包括：在半导体衬底的选定部分上形成依次由牺牲绝缘层和虚拟栅极材料层构成的虚拟栅极图形；在虚拟栅极图形的侧壁上形成侧壁间隔层；在半导体衬底的整个表面上形成第一绝缘层，第一绝缘层具有平坦的上表面并与虚拟栅极图形的高度相同；相对于侧壁间隔层和第一绝缘层选择性地除去虚拟栅极图形，形成沟槽露出半导体衬底的选定部分；在露出的半导体衬底上...

【专利技术属性】
技术研发人员：禹亨洙，李圭现，郑泰荣，金奇南，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]