【技术实现步骤摘要】
本专利技术有关一种形成金属氧化物半导体晶体管的方法,特别是有关一种形成一金属氧化物半导体晶体管且在其基极上具有一自我对准的介电物质以增加基极表面积的方法。(2)
技术介绍
传统形成金属氧化物半导体(MOS)晶体管的方法通常包括下列步骤首先,如图1A所示,提供一底材10,然后在底材10上形成一基极氧化层15。其次,再形成一基极20于基极氧化层15上。之后,以基极20为一幕罩,进行一离子植入以形成轻掺杂集电极25与轻掺杂发射极30。然后形成基极20的侧壁40,如图1B所示。再以基极20与侧壁40作为幕罩,进行另一次离子植入以形成集电极45与发射极50。这样便完成-MOS晶体管的制作。然而,当集成电路的尺寸越来越小时,基极也需变小。这样,将使得基极上与导线间接触的面积变小,而使得电阻增加,以致于降低MOS晶体管的效率。一种解决的方法是增加基极的导电性。而现今的技术是在基极表面上形成一层硅化金属层,比如硅化钛、硅化钴、或硅化镍,以降低基极的电阻值。此方法首先沉积一金属层55,比如钛、钴、或镍,以覆盖MOS晶体管表面,如图1D所示。然后,进行一加热步骤,使得基极20、集电极25、与发射极30的表面的多晶硅均与金属起作用,而形成硅化金属层(60,65,70),如图1E所示。最后,再除去此金属层55,如图1F所示。然而,上述的方法虽然能降低基极电阻值,但是在制作导线连结时则仍会因为基极尺寸变小而遭遇困难。因此,另一种解决的方法便是如何有效地增加基极的表面积。(3)
技术实现思路
本专利技术的一目的是提供一种形成金属氧化物半导体晶体管的方法,以增加基极的表面积降低基极的电 ...
【技术保护点】
一种增加基极表面积的方法,其特征在于,至少包含下列步骤:提供一结构,该结构至少包含一底材,在该底材上至少包含一基极氧化层,一基极位于该基极氧化层上,该底材内至少包含一轻掺杂集电极及一轻掺杂发射极;形成一第一介电层以覆盖该底材、该基极 氧化层、该基极、该轻掺杂集电极、与该轻掺杂发射极;蚀刻该第一介电层以裸露出该基极的一部份区域;选择性沉积一第二介电层以覆盖于该基极的该部份区域,其中该第二介电层将该基极的该部分区域包覆在其中;以及以该第二介电层为一幕罩,蚀刻部份 该第一介电层以裸露出该轻掺杂集电极与该轻掺杂发射极,部份剩余在该基极表面的该第一介电层则作为该基极的一侧壁。
【技术特征摘要】
US 2002-4-8 10/117,043;US 2001-10-31 60/336,3831.一种增加基极表面积的方法,其特征在于,至少包含下列步骤提供一结构,该结构至少包含一底材,在该底材上至少包含一基极氧化层,一基极位于该基极氧化层上,该底材内至少包含一轻掺杂集电极及一轻掺杂发射极;形成一第一介电层以覆盖该底材、该基极氧化层、该基极、该轻掺杂集电极、与该轻掺杂发射极;蚀刻该第一介电层以裸露出该基极的一部份区域;选择性沉积一第二介电层以覆盖于该基极的该部份区域,其中该第二介电层将该基极的该部分区域包覆在其中;以及以该第二介电层为一幕罩,蚀刻部份该第一介电层以裸露出该轻掺杂集电极与该轻掺杂发射极,部份剩余在该基极表面的该第一介电层则作为该基极的一侧壁。2.如权利要求1所述的方法,其特征在于,该方法还包括一离子植入步骤以形成集电极与发射极。3.如权利要求1所述的方法,其特征在于,所述第一介电层为一层氧化硅层。4.如权利要求1所述的方法,其特征在于,所述第一介电层为一层氮化硅层。5.如权利要求1所述的方法,其特征在于,所述第二介电层为一层复晶硅锗层。6.如权利要求5所述的方法,其特征在于,所述复晶硅锗层是以化学气相沉积法形成。7.如权利要求6所述的方法,其特征在于,所述化学气相沉积法是在约500℃至700℃进行。8.如权利要求1所述的方法,其特征在于,该方法还包括下列步骤进行一离子植入步骤以形成集电极与发射极形成一金属层覆盖该集电极、该发射极、该侧壁、与该第二介电层;进行一加热步骤以形成一硅化金属层于该第二介电层表面上;以及除去该金属层。...
【专利技术属性】
技术研发人员:张鼎张,郑晃忠,杨正杰,
申请(专利权)人:联华电子股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。