一种可调控制栅增加ILD填充窗口的工艺方法技术

一种可调控制栅增加ILD填充窗口的工艺方法，其包括：提供有单元存储区域和外围器件区域的基底；在基底表面沉积第一多晶硅栅层；在第一多晶硅栅层表面生长一层氧化硅阻挡层；在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层；在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层；刻蚀去除剩余的氧化硅阻挡层；在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种可调控制栅增加ILD填充窗口的工艺方法。
技术介绍
浮栅型非易失存储器(Non-volatilememory,简称NVM)是一种常见的集成电路器件，其包括一个源极、一个漏极、一个门极和一个浮栅(FloatingGate)。通常，可采用经典的堆叠栅工艺(stack-gate)形成浮栅型非易失存储器结构。靠近隧穿氧化层的多晶硅层作为浮栅，顶部的多晶硅层作为控制栅(controlgatepoly)，两多晶硅层之间的绝缘层为二氧化硅或者ONO(Oxide-Nitride-Oxide)结构，起到隔绝浮栅区的作用。与易失存储器相比，由于浮栅的存在，非易失存储器即使在系统关闭或无电源供应时仍能保持数据信息，因此广泛应用于闪存。为了保证浮栅型非易失存储器器件的擦除和读写速度，需要晶体管具备较大的击穿电压。一般来说，提高轻掺杂漏(LightlyDopedDrain,，简称LDD)IMP的能量可以获得较高的结击穿电压，而高能量的LDDIMP就需要较厚的多晶硅栅阻止离子穿透。目前工艺通常采用炉管(Furnace)工艺沉积而成，厚度在2000埃左右，然后再经过干法刻蚀工艺最终形成器件控制栅，工艺流程如图1所示。请参阅图1，图1为现有技术中形成器件控制栅的流程示意图。如图1所示，该方法包括如下步骤：步骤S01：提供半导体基底100，该半导体100基底表面至少有一单元存储(cellmemory)区域和外围器件(Peripheral)区域。请参阅图2，图2为图1中完成步骤S01后的结构剖面示意图。图中，单元存储区域包括隧穿氧化层101，隧穿氧化层上形成多晶硅浮栅102，多晶硅浮栅上形成绝缘层ONO103；图中的外围器件区域包括栅氧化层105；该半导体基底还包括STI(Self-alignedIsolation，自对准浅沟道隔离)104。步骤S02：在半导体基底100表面形成多晶硅栅106(如图3所示，图3为图1中完成步骤S02后的结构剖面示意图)。步骤S03：在多晶硅栅106表面进行光刻胶涂布和显影，经过干法刻蚀形成最终控制栅结构(如图4所示，图4为图1中完成步骤S03后最终形成器件控制栅的结构剖面示意图)。目前，浮栅型非易失存储器的外围器件区域和单元存储区域的控制栅可以采用炉管工艺一步沉积而成，厚度一般在2000埃左右，而浮栅型非易失存储器件的单元存储区域除了具有与外围器件区域相同厚度的控制栅外，还有大约1000埃厚度的浮栅结构，随着NVM尺寸的不断减小，单元存储区域的沟槽(spacetrench)的深宽比大大增大，在ILD(interlayerDeposition)过程中极易产生空洞(void)，单元存储区域沟槽的完全填充变的非常困难，这将严重影响器件的可靠性性能。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种可调控制栅增加ILD填充窗口的工艺方法，此工艺可以根据需求调节控制栅厚度。一方面，在不影响外围器件性能的条件下减薄控制栅厚度有效降低单元存储区域的单元存储区域沟槽的深宽比，最终实现有利于ILD填充的目的；另一方面，在不影响外围器件性能的条件下减薄控制栅厚度可以改善ILD(interlayerDeposition)填充后器件表面的平整性，有利于后续的光刻工艺。为实现上述目的，本专利技术的技术方案如下：本专利技术提供一种可调控制栅增加ILD填充窗口的工艺方法，其包括：步骤S1：提供半导体基底，所述半导体基底表面至少有一单元存储区域和外围器件区域；步骤S2：在半导体基底表面沉积第一多晶硅栅层；步骤S3：在第一多晶硅栅层表面生长一层氧化硅阻挡层；步骤S4：在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层，去除剩余的光刻胶；步骤S5：在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；步骤S6：在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层，去除剩余的光刻胶；步骤S7：刻蚀去除剩余的氧化硅阻挡层；步骤S8：在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。优选地，所述步骤2中形成的第一多晶硅栅层厚度，取决于单元存储区域的控制栅的厚度，取值范围为100埃～2500埃。优选地，所述步骤2中采用炉管工艺在半导体基底表面沉积第一多晶硅栅层。优选地，所述步骤3中形成的氧化硅阻挡层厚度在50埃～500埃。优选地，所述氧化硅阻挡层作为去除所述单元存储区域多晶硅栅层的阻挡层，其生长的工艺方法为ISSG、炉管、RTO或CVD。优选地，所述步骤4中采用的光刻胶为负胶或者正胶，去除所述外围炉管区域氧化硅阻挡层的工艺为湿法刻蚀工艺。优选地，步骤5中的所述在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层的厚度取决于所述第一多晶硅栅层的厚度及所述外围器件区域多晶硅栅层的厚度需求，取值范围为100埃～2500埃。优选地，所述步骤5中采用炉管工艺在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层。优选地，所述步骤6中采用的光刻胶为负胶或者正胶，所述单元存储区域的第二多晶硅栅层采用干法刻蚀工艺去除。优选地，在所述步骤7中，采用湿法刻蚀工艺去除剩余氧化硅阻挡层。从上述技术方案可以看出，本专利技术提供的可调控制栅增加ILD填充窗口的工艺方法，可以获得单元存储区域较薄控制栅而外围器件区域较厚控制栅的双多晶硅栅结构。该结构可以达到以下效果：①、本专利技术可以同时获得较厚多晶硅栅的外围器件区域和较薄多晶硅栅的单元存储区域的双多晶硅栅层的结构，有效降低单元存储区域沟槽的深宽比，在不影响外围器件性能的条件下减薄单元存储区域的控制栅厚度，有效降低单元存储区域沟槽的深宽比，最终实现有利于ILD填充的目的；②、在不影响外围器件性能的条件下减薄单元存储区域的控制栅厚度可以改善ILD(interlayerDeposition)填充后器件表面的平整性，有利于后续的光刻工艺；③、可以根据器件需求自如调整单元存储区域和外围器件区域的多晶硅栅厚度，工艺流程简单可控。附图说明图1为现有技术中形成器件控制栅的流程示意图图2为图1中完成步骤S01后的结构剖面示意图图3为图1中完成步骤S02后的结构剖面示意图图4为图1中完成步骤S03后最终形成器件控制栅的结构剖面示意图图5为本专利技术实施例中形成器件控制栅的流程示意图图6为本专利技术实施例中完成步骤S1后的结构剖面示意图图7为本专利技术实施例中完成步骤S2后的结构剖面示意图图8为本专利技术实施例中完成步骤S3后的结构剖面示意图图9为本专利技术实施例中完成步骤S4后的结构剖面示意图图10为本专利技术实施例中完成步骤S5后的结构剖面示意图图11为本专利技术实施例中完成步骤S6后的结构剖面示意图图12为本专利技术实施例中完成步骤S7后的结构剖面示意图图13为本专利技术实施例中完成步骤S8后的结构剖面示意图具体实施方式体现本专利技术特征与优点的实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本专利技术。以下结合附图，本文档来自技高网...

【技术保护点】
一种可调控制栅增加ILD填充窗口的工艺方法，其特征在于，包括：步骤S1：提供半导体基底，所述半导体基底表面至少有一单元存储区域和外围器件区域；步骤S2：在半导体基底表面沉积第一多晶硅栅层；步骤S3：在第一多晶硅栅层表面生长一层氧化硅阻挡层；步骤S4：在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层，去除剩余的光刻胶；步骤S5：在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；步骤S6：在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层，去除剩余的光刻胶；步骤S7：刻蚀去除剩余的氧化硅阻挡层；步骤S8：在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。

【技术特征摘要】
1.一种可调控制栅增加ILD填充窗口的工艺方法，其特征在于，包括：步骤S1：提供半导体基底，所述半导体基底表面至少有一单元存储区域和外围器件区域；步骤S2：在半导体基底表面沉积第一多晶硅栅层；步骤S3：在第一多晶硅栅层表面生长一层氧化硅阻挡层；步骤S4：在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层，去除剩余的光刻胶；步骤S5：在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；步骤S6：在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层，去除剩余的光刻胶；步骤S7：刻蚀去除剩余的氧化硅阻挡层；步骤S8：在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。2.根据权利要求1所述的可调控制栅增加ILD填充窗口的工艺方法，其特征在于，所述步骤2中形成的第一多晶硅栅层厚度，取决于单元存储区域的控制栅的厚度，取值范围为100埃～2500埃。3.根据权利要求1所述的可调控制栅增加ILD填充窗口的工艺方法，其特征在于，所述步骤2中采用炉管工艺在半导体基底表面沉积第一多晶硅栅层。4.根据权利要求1所述的可调控制栅增加ILD填充窗口的工艺方法，其特征在于，所述步骤3中形成的氧...

【专利技术属性】
技术研发人员：刘政红，辻直樹，陈广龙，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31