本发明专利技术公开了一种基于自对准工艺的应变Si?BiCMOS集成器件及制备方法，首先在Si衬底上，制备埋层、集电区、深槽隔离以及集电极接触区，在此基础上，利用自对准工艺，自对准生成SiGe基区和Poly-Si发射区，形成HBT器件；制备PMOS器件有源区层结构，在PMOS器件有源区上制备漏极和栅极，形成PMOS器件；制备NMOS器件有源区层结构，在NMOS器件有源区制备栅介质层和栅多晶，形成NMOS器件；光刻引线，构成CMOS导电沟道为22～45nm的应变Si?BiCMOS集成器件及电路；本发明专利技术在制备过程中采用了自对准工艺，而且充分利用了张应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的应变Si?BiCMOS集成电路。
【技术实现步骤摘要】
本专利技术属于半导体集成电路
，尤其涉及ー种基于自对准エ艺的应变SiBiCMOS集成器件及制备方法。
技术介绍
1958年出现的集成电路是20世纪最具影响的专利技术之一。基于这项专利技术而诞生的微电子学已成为现有现代技术的基础，加速改变着人类社会的知识化、信息化进程，同时也改变了人类的思维方式。它不仅为人类提供了强有力的改造自然的工具，而且还开拓了一个广阔的发展空间。在信息技术高度发展的当代，以集成电路为代表的微电子技术是信息技术的关键。集成电路作为人类历史上发展最快、影响最大、应用最广泛的技术，其已成为衡量ー个国家科学技术水平、综合国力和国防力量的重要标志。对于整机系统中集成电路的数量更是其系统先进性的直接表征。而现在，电路规模已由最初的小規模发展到现在的甚大規模。由于对集成度，功耗，面积，速度等各因素的综合考虑，CMOS得到了广泛的应用。CMOS集成电路的ー个重要性能指标，是空穴和电子的迁移率。要提高PMOS器件和NMOS器件两者的性能，这两种载流子的迁移率都应当尽可能地高。CMOS电路的总体性能同样取决于NMOS器件和PMOS器件的性能，从而，取决于空穴和电子的迁移率。众所周知的是，在半导体材料上施加应カ，例如在半导体材料硅上施加应カ，会改变电子和空穴的迁移率，从而，会改变半导体材料上所形成的NMOS器件和PMOS器件的性能。迁移率的提高会导致性能的提高，本专利提出ー种利用硅材料的选择性加应カ技术制备CMOS，提高应变Si BiCMOS器件与电路性能。
技术实现思路
本专利技术实施例的目的在于提供一种用在一个衬底片上制备应变Si垂直沟道PMOS器件、应变Si平面沟道NMOS器件和双多晶SiGe HBT器件，构成基于自对准エ艺的应变SiBiCMOS集成器件，以实现器件与集成电路性能的最优化。本专利技术的目的在于提供ー种基于自对准エ艺的应变Si BiCMOS集成器件，所述双应变平面BiCMOS集成器件采用双多晶SiGe HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。进ー步，所述的基于自对准エ艺的应变Si BiCMOS集成器件，NMOS器件导电沟道为应变Si材料，沿沟道方向为张应变。进ー步，所述的基于自对准エ艺的应变Si BiCMOS集成器件，CMOS器件中PMOS器件应变Si沟道为垂直沟道，沿沟道方向为压应变，并且为回型结构。进ー步，所述的基于自对准エ艺的应变Si BiCMOS集成器件，双多晶SiGeHBT器件的发射极和基极采用多晶硅接触。进ー步，所述的基于自对准エ艺的应变Si BiCMOS集成器件，SiGe HBT器件的制备过程采用自对准エ艺，并为全平面结构。本专利技术实施例的另一目的在于提供ー种基于自对准エ艺的应变Si BiCMOS集成器件的制备方法，包括如下步骤第一歩、选取掺杂浓度为5 X IO14 5 X IO15CnT3的P型Si片作为衬底； 第二步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面淀积一厚度为300 500nm的SiO2层，光刻埋层区域，对埋层区域进行N型杂质的注入，形成N型重掺杂埋层区域；第三歩、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底上生长ー层厚度为I. 5 2 μ m的N型Si外延层，作为集电区，该层掺杂浓度为I X IO16 I X 1017cm_3 ；第四步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积ー层SiO2，光刻隔离区，利用干法刻蚀エ艺，在隔离区刻蚀出深度为2. 5 3. 5μπι的深槽，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积ー层SiO2和ー层SiN，将深槽内表面全部覆盖，最后淀积SiO2将深槽内填满，形成深槽隔离；第五步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面淀积ー层厚度为50(T700nm的SiO2层，光刻集电极接触区窗ロ，对衬底进行磷注入，使集电极接触区掺杂浓度为IX IO19 IX IO2tlCnT3，形成集电极接触区域，再将衬底在950 1100°C温度下，退火15 120s，进行杂质激活；第六步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积(CVD)方法，在600 800 °C,在衬底表面淀积ニ层材料第一层为SiO2层，厚度为2(T40nm;第二层为P型Poly-Si 层，厚度为 20(T400nm，掺杂浓度为 I XlO2ci I X IO21CnT3 ；第七步、光刻Poly-Si，形成外基区，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，厚度为20(T400nm，利用化学机械抛光(CMP)的方法去除Poly-Si 表面的 SiO2 ；第八步、利用化学汽相淀积(CVD )方法，在600 800°C，淀积ー S iN层，厚度为5(Tl00nm，光刻发射区窗ロ，刻蚀掉发射区窗ロ内的SiN层和Poly-Si层；再利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积ー SiN层，厚度为l(T20nm，干法刻蚀掉发射窗SiN，形成侧墙；第九步、利用湿法刻蚀，对窗ロ内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积(CVD)方法，在600 750°C，在基区区域选择性生长SiGe基区，Ge组分为15 25%，掺杂浓度为5 X IO18 5 X 1019cnT3，厚度为2(T60nm ；第十步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积Poly-Si，厚度为20(T400nm，再对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极接触孔区域以外表面的Poly-Si,形成发射极；第^^一步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，在950 1100°C温度下，退火15 120s，进行杂质激活；第十二步、光刻PMOS器件有源区，用干法刻蚀エ艺，在PMOS器件有源区，刻蚀出深度为2 2. 9 μ m的深槽；利用化学汽相淀积(CVD)方法，在600 750°C，在PMOS器件有源区(即深槽)选择性外延生长七层材料第一层是厚度为200 400nm的P型Si缓冲层，掺杂浓度为I 5X IO15CnT3 ;第二层是厚度为I. 4 I. 7μπι的P型SiGe渐变层，底部Ge组分是0%，顶部Ge组分是15 25%，掺杂浓度为I 5 X IO18CnT3 ;第三层是Ge组分为15 25%,厚度为200 400nm的P型SiGe层，掺杂浓度为5 X IO19 I X IO20Cm-3,作为PMOS器件的漏区；第四层是厚度为3 5nm的P型应变Si层，掺杂浓度为I 5X 1018cm_3，作为P型轻掺杂源漏结构(P-LDD);第五层是厚度为22 45nm的N型应变Si层，掺杂浓度为5 X IO16 5 X IO17CnT3，作为PMOS器件的沟道；第六层是厚度为3 5nm的P型应变Si层，掺杂浓度为I 5X 1018cm_3，作为P型轻掺杂源漏结构(P-LDD);第七层是Ge组分为15 25%,厚度为200 400nm的P型SiGe，掺杂浓度为5 X IO19 I X IO20Cm-3,作为PMOS器件本文档来自技高网...
【技术保护点】
一种基于自对准工艺的应变Si？BiCMOS集成器件，其特征在于，所述双应变平面BiCMOS集成器件采用双多晶SiGe？HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡辉勇，宋建军，张鹤鸣，宣荣喜，李妤晨，舒斌，戴显英，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。