本发明专利技术公开了一种SiGe?HBT器件应变Si?BiCMOS集成器件及制备方法。其过程为：在Si衬底上生长N-Si作为双极器件集电区，光刻基区区域，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，形成发射极、基极和集电极，形成SiGe?HBT器件；分别光刻NMOS和PMOS器件有源区沟槽，分别在NMOS和PMOS器件有源区沟槽在生长NMOS和PMOS器件有源层，制备NMOS和PMOS器件的源漏极和栅极，形成NMOS和PMOS器件，合金、光刻引线，构成SiGe?HBT器件、应变Si?BiCMOS集成器件及电路；本发明专利技术充分利用了张应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的SiGe?HBT器件、应变Si?BiCMOS集成电路。
【技术实现步骤摘要】
本专利技术属于半导体集成电路
，尤其涉及一种SiGe HBT器件应变SiBiCMOS集成器件及制备方法。
技术介绍
集成电路是信息社会经济发展的基石和核心。正如美国工程技术界最近评出20世纪世界20项最伟大工程技术成就中第五项电子技术时提到，“从真空管到半导体、集成电路，已成为当代各行业智能工作的基石。”集成电路时最能体现知识经济特征的典型产品之一。目前，以集成电路为基础的电子信息产业已成为世界第一大产业。随着集成电路技术的发展，整机和元件之间的明确界限被突破，集成电路不仅成为现代产业和科学技术的基础，而且正创造着信息时代的硅文化。由于Si材料的优良特性，特别是能方便地形成极其有用的绝缘膜——SiO2膜和Si3N4膜，从而能够利用Si材料实现最廉价的集成电路工艺，发展至今，全世界数以万亿美元的设备和技术投入，已使Si基工艺形成了非常强大的产业能力。同时，长期的科研投入也使人们对Si及其工艺的了解，达到十分深入、透彻的地步，因此在集成电路产业中，Si技术是主流技术，Si集成电路产品是主流产品，占集成电路产业的90%以上。在Si集成电路中以双极晶体管作为基本结构单元的模拟集成电路在电子系统中占据着重要的地位，随着Si技术的发展，Si双极晶体管的性能也获得了大幅的提高。但是到了上世纪90年代，Si双极晶体管由于电压、基区宽度、功率密度等原因的限制，不能再按工业界普遍采用的等比例缩小的方法来提高器件与集成电路的性能，严重地制约了 |吴拟集成电路和以其为基础的电子系统性能的进一步提闻。为了进一步提高器件及集成电路的性能，研究人员借助新型的半导体材料如GaAs, InP等，以获得适于无线移动通信发展的高速器件及集成电路。尽管GaAs和InP基化合物器件频率特性优越，但其制备工艺比Si工艺复杂、成本高，大直径单晶制备困难、机械强度低，散热性能不好，与Si工艺难兼容以及缺乏象SiO2那样的钝化层等因素限制了它的广泛应用和发展。
技术实现思路
本专利技术的目的在于提供一种SiGe HBT器件、应变Si BiCMOS集成器件及电路制备方法，以实现利用张应变Si材料迁移率各向异性的特点，在600 800°C，制备出性能增强的SiGe HBT器件、应变Si BiCMOS集成器件。本专利技术的目的在于提供一种SiGe HBT器件、应变Si BiCMOS集成器件，所述应变Si BiCMOS器件采用双多晶SiGe HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。进一步、所述NMOS器件导电沟道为应变Si材料，沿沟道方向为张应变。进一步、所述PMOS器件应变Si沟道为垂直沟道，沿沟道方向为压应变，并且为回型结构。进一步、SiGe HBT器件的基区为应变SiGe材料。进一步、SiGe HBT器件的发射极和基极采用多晶硅接触。本专利技术的另一目的在于提供一种SiGe HBT器件、应变Si BiCMOS集成器件的制备方法，所述制备方法包括如下步骤第一步、选取掺杂浓度为5 X IO14 5 X IO15CnT3的P型Si片作为衬底；第二步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面淀积一厚度为300 500nm的SiO2层，光刻埋层区域，对埋层区域进行N型杂质的注入，形成N型重掺杂埋层区域；第三步、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底上生长一层厚度 为I. 5 2 ii m的N型Si外延层，作为集电区，该层掺杂浓度为I X IO16 I X 1017cm_3 ；第四步、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为10(T200nm的SiN层；光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域，在衬底表面生长三层材料第一层是SiGe层，Ge组分为15 25%，厚度为2(T60nm，P型掺杂，掺杂浓度为5 X IO18 5 X 1019cnT3，作为基区；第二层是未掺杂的本征Si层，厚度为l(T20nm ;第三层是未掺杂的本征Poly-Si层，厚度为200 300nm，作为基极和发射区；第五步、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为IOOlOOnm的SiN层；光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5 u m的深槽，利用化学汽相淀积(CVD)方法，在600 800°C，在深槽内填充SiO2 ；第六步、用湿法刻蚀掉表面的Si02和SiN层，再利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为18(T300nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;第七步、用湿法刻蚀掉表面的SiO2和SiN层，再利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻基区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215 325nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;第八步、用湿法刻蚀掉表面的Si02和SiN层，利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为30(T500nm的SiO2层；光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为I X IO19 I X IO20Cm-3,形成基极接触区域；第九步、光刻发射区域，对该区域进行N型杂质注入，使掺杂浓度为I X IO17 5 X IO17CnT3,形成发射区；第十步、光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为I X IO19 lX102°cnT3，形成集电极接触区域；并对衬底在950 1100°C温度下，退火15 120s，进行杂质激活，形成SiGe HBT器件；第^^一步、光刻PMOS器件有源区，用干法刻蚀工艺，在PMOS器件有源区，刻蚀出深度为2 3 iim的深槽，刻透衬底中的氧化层；利用化学汽相淀积(CVD)方法，在600 750°C，在PMOS器件有源区(即深槽)选择性外延生长七层材料第一层是厚度为200 400nm的P型Si缓冲层，掺杂浓度为I 5 X IO15CnT3 ;第二层是厚度为I. 7 2. 0 y m的P型SiGe渐变层，底部Ge组分是0%，顶部Ge组分是15 25%，掺杂浓度为I 5X1018cm_3 ；第三层是Ge组分为15 25%，厚度为200 400nm的P型SiGe层，掺杂浓度为5 X IO19 I X 102°cm_3，作为PMOS器件的漏区；第四层是厚度为3 5nm的P型应变Si层，掺杂浓度为I 5 X 1018cm_3，作为P型轻掺杂源漏结构(P-LDD);第五层是厚度为22 45nm的N型应变Si层，掺杂浓度为5 X 本文档来自技高网...
【技术保护点】
一种SiGe？HBT器件应变Si？BiCMOS集成器件，其特征在于，所述应变Si？BiCMOS器件采用双多晶SiGe？HBT器件，应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡辉勇，宋建军，张鹤鸣，舒斌，李妤晨，吕懿，宣荣喜，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。