片上集成器件栅介质制作方法技术

一种片上集成器件栅介质制作方法，其创新在于，采用相应的适配方法在芯片上分别形成CCD介质层和CMOS介质层；本发明专利技术的有益技术效果是：可以明显改善器件参数，降低工艺成本。

【技术实现步骤摘要】

本专利技术涉及一种片上集成技术，尤其涉及一种片上集成器件栅介质制作方法。
技术介绍
将外围驱动电路集成在CCD芯片上（CCD片上集成技术）是CCD发展的一种趋势；现有技术中，常见的片上集成手段是：将CCD的驱动电路采用CMOS工艺集成到CCD芯片内部，也即通过工艺融合将CCD与CMOS两种器件同时制作在硅片上；存在的问题是：CCD和CMOS这两种器件在结构、工艺等各方面均存在明显差异，尤其是器件的栅介质层，在不考虑集成问题的情况下，CCD采用氧化层+氮化硅层的复合栅介质层更为理想，而CMOS驱动电路采用薄氧化层作为栅介质层更为理想；由于受限于常规设计思维，现有技术过于片面地看重集成时的工艺兼容性，对于集成在一起的CCD器件和CMOS器件都统一采用氧化层作为栅介质层，这种制作手段看似兼顾了工艺兼容性，使工艺得到了简化，但在实际应用中却存在诸多问题：首先，正如前文所述的，CCD和CMOS两种器件对栅介质层的要求是不同的，统一采用氧化层作为栅介质层后，将使得CCD和CMOS两种器件都难以达到各自理想的器件参数；另外，“统一采用氧化层作为栅介质层”的手段仅降低了前期的工艺难度，但却大大的增加了后续工艺的复杂度和难度：CCD制作流程中需要进行多次多晶硅布线，其中涉及到多次多晶硅淀积、刻蚀、多晶硅氧化等工艺，为了保证CCD上多次多晶硅开启电压基本一致，要求各次多晶硅下的介质层厚度基本一致，而采用氧化层作为栅介质层时，在经过多次多晶硅氧化工艺后，不同层次多晶硅下的氧化层厚度差异非常大，需新增很多复杂的工艺步骤才能确保多晶硅下氧化层厚度基本一致，工艺流程十分复杂，大大的增加了工艺成本，因此，CCD器件和CMOS器件集成时，统一采用氧化层作为栅介质层的手段，是得不偿失的。
技术实现思路
针对
技术介绍
中的问题，本专利技术提出了一种片上集成器件栅介质制作方法，包括集成在同一芯片上的CCD器件和CMOS驱动电路，其特征在于：所述CCD器件对应的栅介质层记为CCD介质层，所述CMOS驱动电路对应的栅介质层记为CMOS介质层；按如下方法在芯片上分别形成CCD介质层和CMOS介质层：1）提供衬底；2）在衬底表面生长第一氧化层；3）在第一氧化层表面生长氮化硅层；所述第一氧化层和氮化硅层所形成的复合层即为CCD介质层；4）采用光刻工艺，在CCD介质层上光刻出CMOS驱动电路的图形；所述图形形成CMOS区域；5）采用干法刻蚀工艺，将CMOS区域范围内的氮化硅层去掉；CMOS区域范围内的氮化硅层去掉后，CMOS区域范围内的第一氧化层表面就裸露出来了；6）采用湿法腐蚀工艺，将CMOS区域范围内的第一氧化层全部去掉；CMOS区域范围内的第一氧化层去掉后，CMOS区域范围内的衬底表面就裸露出来了；7）在CMOS区域范围内的衬底表面生长第二氧化层，第二氧化层的厚度小于第一氧化层，第二氧化层即形成CMOS介质层。采用本专利技术方案后，可以分别为CCD器件和CMOS器件（也即方案中所指的CMOS驱动电路）单独形成栅介质层，这就可以使两种器件均获得较为理想的器件参数，另外，也就避免了
技术介绍
中所述的需要通过复杂的工艺流程来调节氧化层厚度的问题；单纯从“在片上集成器件上形成栅介质”这一阶段性工艺来看，相比于现有技术，本专利技术的工艺流程确实相对复杂，但从“片上集成器件制作”这一总的工艺流程来看，采用本专利技术后，由于不必再进行复杂的氧化层厚度调节操作，总的工艺流程的工艺复杂度和工艺成本反而会更低，并且两种器件也能获得较好的器件参数，显然，本专利技术是优于现有技术的。优选地，步骤5）中，刻蚀氮化硅层时，刻蚀条件为：采用CHF3和O2两种气体，气体流量分别为35sccm和15sccm，腔体压力为50mT，射频功率为200W；该刻蚀条件下，氮化硅对氧化层的刻蚀选择比大于15:1，以第一氧化层的厚度为30纳米计，氮化硅刻蚀完后第一氧化层剩余厚度约为22纳米左右，较大的刻蚀选择比可以保证氮化硅刻蚀操作不会损伤到硅衬底。优选地，所述第一氧化层的厚度为30纳米，所述氮化硅层的厚度为60纳米，所述第二氧化层的厚度为15纳米。本专利技术的有益技术效果是：可以明显改善器件参数，降低工艺成本。附图说明图1、本专利技术的工艺原理示意图（图中最上方的结构体所示出的结构状态，对应步骤3）处理后的器件，图中中部的结构体所示出的结构状态，对应步骤6）处理后的器件，图中最下方的结构体所示出的结构状态，对应步骤7）处理后的器件）；图中各个标记所对应的名称分别为：衬底1、第一氧化层2、氮化硅层3、第二氧化层4。具体实施方式一种片上集成器件栅介质制作方法，包括集成在同一芯片上的CCD器件和CMOS驱动电路，其创新在于：所述CCD器件对应的栅介质层记为CCD介质层，所述CMOS驱动电路对应的栅介质层记为CMOS介质层；按如下方法在芯片上分别形成CCD介质层和CMOS介质层：1）提供衬底1；2）在衬底表面生长第一氧化层2；3）在第一氧化层2表面生长氮化硅层3；所述第一氧化层2和氮化硅层3所形成的复合层即为CCD介质层；4）采用光刻工艺，在CCD介质层上光刻出CMOS驱动电路的图形；所述图形形成CMOS区域；5）采用干法刻蚀工艺，将CMOS区域范围内的氮化硅层3去掉；CMOS区域范围内的氮化硅层3去掉后，CMOS区域范围内的第一氧化层2表面就裸露出来了；6）采用湿法腐蚀工艺，将CMOS区域范围内的第一氧化层2全部去掉；CMOS区域范围内的第一氧化层2去掉后，CMOS区域范围内的衬底1表面就裸露出来了；7）在CMOS区域范围内的衬底1表面生长第二氧化层4，第二氧化层4的厚度小于第一氧化层2，第二氧化层4即形成CMOS介质层。进一步地，步骤5）中，刻蚀氮化硅层3时，刻蚀条件为：采用CHF3和O2两种气体，气体流量分别为35sccm和15sccm，腔体压力为50mT，射频功率为200W，该刻蚀条件下氮化硅对氧化层的刻蚀选择比大于15:1。进一步地，所述第一氧化层2的厚度为30纳米，所述氮化硅层3的厚度为60纳米，所述第二氧化层4的厚度为15纳米。本文档来自技高网...

【技术保护点】
一种片上集成器件栅介质制作方法，包括集成在同一芯片上的CCD器件和CMOS驱动电路，其特征在于：所述CCD器件对应的栅介质层记为CCD介质层，所述CMOS驱动电路对应的栅介质层记为CMOS介质层；按如下方法在芯片上分别形成CCD介质层和CMOS介质层：1）提供衬底（1）；2）在衬底表面生长第一氧化层（2）；3）在第一氧化层（2）表面生长氮化硅层（3）；所述第一氧化层（2）和氮化硅层（3）所形成的复合层即为CCD介质层；4）采用光刻工艺，在CCD介质层上光刻出CMOS驱动电路的图形；所述图形形成CMOS区域；5）采用干法刻蚀工艺，将CMOS区域范围内的氮化硅层（3）去掉；CMOS区域范围内的氮化硅层（3）去掉后，CMOS区域范围内的第一氧化层（2）表面就裸露出来了；6）采用湿法腐蚀工艺，将CMOS区域范围内的第一氧化层（2）全部去掉；CMOS区域范围内的第一氧化层（2）去掉后，CMOS区域范围内的衬底（1）表面就裸露出来了；7）在CMOS区域范围内的衬底（1）表面生长第二氧化层（4），第二氧化层（4）的厚度小于第一氧化层（2），第二氧化层（4）即形成CMOS介质层。

【技术特征摘要】
1.一种片上集成器件栅介质制作方法，包括集成在同一芯片上的CCD器件和CMOS驱动电路，其特征在于：所述CCD器件对应的栅介质层记为CCD介质层，所述CMOS驱动电路对应的栅介质层记为CMOS介质层；按如下方法在芯片上分别形成CCD介质层和CMOS介质层：
1）提供衬底（1）；
2）在衬底表面生长第一氧化层（2）；
3）在第一氧化层（2）表面生长氮化硅层（3）；所述第一氧化层（2）和氮化硅层（3）所形成的复合层即为CCD介质层；
4）采用光刻工艺，在CCD介质层上光刻出CMOS驱动电路的图形；所述图形形成CMOS区域；
5）采用干法刻蚀工艺，将CMOS区域范围内的氮化硅层（3）去掉；CMOS区域范围内的氮化硅层（3）去掉后，CMOS区域范围内的第一氧化层（2）表面就裸露出来了；
6）采用...

【专利技术属性】
技术研发人员：向鹏飞，龙飞，王小东，朱坤峰，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：重庆;50