缓和应力的无定形SiO2中间层制造技术

一种在III-N层和硅衬底之间形成REO介电层和无定形Si层的方法。该方法包括在衬底上沉积单晶REO。单晶REO在邻近衬底处具有与衬底的晶格常数匹配的晶格常数，并且在邻近上表面处具有与选择的III-N材料匹配的晶格常数。在REO上形成无定形Si均匀层。在外延生长所需的温度下在无定形Si层上沉积第二层REO，所述外延生长所需的温度使无定形Si层结晶并且在将第一层REO的被选III-N材料的晶格常数转移至第二层REO后将晶体硅转化为无定形硅，并且被选III-N材料的单晶层被沉积在第二层REO上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地总体涉及在硅晶片上的单晶稀土氧化物层之间的无定形二氧化硅的形成。
技术介绍
已经发现，在许多光电应用场合中，III-N材料是理想的半导体材料。如本领域所知，III-N半导体材料必须被提供为晶体或单晶形态，以用于作为制造各种光电器件的最有效且有用的基底。此外，因为在硅半导体产业所发展的广泛背景和技术，以及电子电路的集成更为容易，因此单晶III-N半导体材料最便于在单晶硅晶片上形成。然而，如果在(111)取向的硅上生长c轴，则在硅和诸如GaN这样的III-N材料之间的晶格常数不匹配度为17％。此外，在诸如GaN这样的III-N材料之间的热膨胀差为56％。这两种因素都导致残留应力，由此导致结构中的结构缺陷和机械损伤(例如，裂缝)。在硅衬底和III-N层之间设置可以吸收应力的缓冲层将有助于解决该问题。已经在美国提交了若干在审专利申请，其中，在硅衬底上生长稀土氧化物，以用作用于后续III-N半导体材料生长的应力工程设计缓冲层(stressengineeredbufferlayer)。这些在审美国专利申请中的两个申请为：2011年10月21日提交的13/278,952号申请，名称为“用于硅上III-N的应变弥补REO缓冲区”StrainCompensatedREOBufferforIII-NonSilicon)；和2012年3月20日提交的61/613,289号申请，名称为“REO模板上的III-N成核”(NucleationofIII-NonREOTemplates)，通过引用使它们包含在本文中。虽然稀土氧化物(REO)应力工程设计缓冲层可以将应力降低至可控水平，但通过在硅衬底和稀土氧化物缓冲区之间包含无定形二氧化硅层可以便于降低或基本上消除应力。二氧化硅为无定形材料，并且在高于500℃的温度下具有低粘度，所述低粘度导致应力松弛，这从在冷却硅异质结构上的GaN(III-N材料)期间的热应力的观点来看是关键的。一个主要问题是无定形二氧化硅层的形成必须在生长单晶REO缓冲区期间发生，因为在无定形硅层上生长REO将产生多晶REO缓冲区，其不适合用于单晶III-N生长。存在可能形成二氧化硅界面层的若干方法，但所有方法都具有严重缺点。在第一方法中，在REO生长期间可以提供富氧气氛。该方法的一些问题是在该工艺期间需要高氧压，其不利于腔体(chamber)中的MBE部件的使用寿命，并且SiOx层对于充分进行应力释放而言厚度不够。在第二方法中，在硅衬底上生长REO层，随后在氧气氛中对该结构退火。在2010年8月31日公布的题目为“半导体晶片及其制造工艺(SemiconductorWaferandProcessforitsProduction)”的美国专利7,785,706及其同名的美国公开2010/0221869，描述了该类型的一种方法。这种方法的一个问题是，二氧化硅仅在界面处形成，并且很难控制这种形成，氧化需要较长时间、温度和/或高氧压，因为硅的氧化是扩散受限的过程，这意味着随着二氧化硅层的厚度增加，氧化变得更慢。硅衬底的氧化在界面的外边缘处开始，并且向内扩散且进一步进入硅衬底，使得几乎不可能制造具有均匀厚度的无定形硅层。因此，对现有技术中固有的前述和其它缺陷进行改良将是非常有利的。
技术实现思路
简单地说，根据在III-N材料的层和硅衬底之间形成REO介电层和无定形二氧化硅的层的优选方法，实现了本专利技术的期望目标和方面。该方法包括提供晶体硅衬底和在硅衬底上沉积第一层单晶稀土氧化物。第一层单晶稀土氧化物在邻近所述硅衬底处具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且第一层稀土氧化物的晶格常数在邻近上表面处被调整为近似匹配选择的III-N材料的晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。沉积第二层稀土氧化物的步骤包括使所述衬底的温度骤变至外延生长所需的温度并且外延生长所述第二层稀土氧化物。外延生长所需的温度使所述无定形硅的层结晶以形成晶化硅的层并且晶化硅将第一层稀土氧化物的选择的III-N材料的晶格常数转移至所述第二层稀土氧化物。氧化晶体硅以将晶体硅转化为无定形硅。在氧化无定形硅之后或在氧化无定形硅期间在第二层稀土氧化物上外延生长III-N材料的层。根据在稀土氧化物的层和硅衬底之间的REO介电层和无定形二氧化硅层的优选实施方式，进一步实现了本专利技术的期望目标和方面。该结构包括具有沉积在硅衬底上的第一层单晶稀土氧化物的晶体硅衬底。第一层单晶稀土氧化物在邻近硅衬底处具有约为硅衬底的晶格常数的第一晶格常数，并且在邻近上表面处具有约为选择的III-N材料的晶格常数的第二晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。第二层稀土氧化物具有选择的III-N材料的晶格常数。选择的III-N材料的单晶层外延沉积在第二层稀土氧化物上。附图说明结合附图，由以下本专利技术优选实施方式的详细说明，本专利技术的前述和另外及更多特定目的和优点对于本领域技术人员而言将变得容易显而易见，其中：图1～6是说明根据本专利技术的在用于生长III-N半导体材料的单晶稀土氧化物的层之间形成无定形二氧化硅的工艺的若干连续步骤的简化层图；图7和8说明根据本专利技术的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤；且图9和10说明根据本专利技术的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤。具体实施方式鉴于在硅衬底上形成III-N半导体层的工艺中对于应力缓和的需求，已经对在硅衬底和一个III-N层或多个III-N层之间形成二氧化硅(SiO2)的无定形层作了一些努力和研究。然而，迄今为止提出的用于形成无定形层的各种方法都具有大幅降低工艺和结果的效率或效果的若干缺陷或问题。此外，在III-N层和硅衬底之间的稀土介电层提高了在III-N层中形成的电子器件的电击穿特性。因此，在本文中公开了用于在单晶稀土氧化物的层之间形成二氧化硅(SiO2)的无定形层的新方法。新方法被大幅改进，并且导致在单晶稀土氧化物层之间包含无定形二氧化硅层的结构的形成，所述无定形二氧化硅层可以被精确地控制并且大幅吸收或降低在硅衬底和III-N半导体层之间的应力。参照图1，如本领域中所理解地来说明硅衬底10，其为包含硅的单晶材料，并且在一些应用中可以包含其它材料，所有这些材料都被包括在通用术语“硅”衬底中。另外，所述衬底可以为例如硅片或其一些部分，并且在本文中被称为通用术语“衬底”本文档来自技高网...

【技术保护点】
一种在III‑N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方法，所述方法包括如下步骤：提供晶体硅衬底；在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III‑N材料的晶格常数；在所述第一层稀土氧化物上沉积均匀的无定形硅层；在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且所述晶化硅将所述第一层稀土氧化物的所述被选III‑N材料的晶格常数转移至所述第二层稀土氧化物；和氧化所述晶体硅，以将所述晶体硅转化为无定形二氧化硅。

【技术特征摘要】
【国外来华专利技术】2013.11.19 US 14/083,6721.一种在III-N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方
法，所述方法包括如下步骤：
提供晶体硅衬底；
在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬
底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧
化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III-N材料的
晶格常数；
在所述第一层稀土氧化物上沉积均匀的无定形硅层；
在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包
括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外
延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且所
述晶化硅将所述第一层稀土氧化物的所述被选III-N材料的晶格常数转移至所述第二层稀
土氧化物；和
氧化所述晶体硅，以将所述晶体硅转化为无定形二氧化硅。
2.根据权利要求1所述的方法，还包括如下步骤：在所述第二层稀土氧化物上外延生长
所述被选III-N材料的单晶层。
3.根据权利要求1所述的方法，其中，所述氧化所述晶体硅的步骤包括：在所述第二层
稀土氧化物上外延生长所述被选III-N材料的单晶层。
4.根据权利要求3所述的方法，其中，所述外延生长所述被选III-N材料的所述单晶层
的步骤包括将所述衬底的温度升至1100℃。
5.根据权利要求1所述的方法，其中，所述氧化所述晶体硅的步骤包括：将所述衬底的
温度升至高于所述外延生长所需的温度，并且在氧气氛中进行所述升温。
6.根据权利要求1所述的方法，其中，所述沉积所述均匀的无定形硅层的步骤包括：在
20℃～100℃的温度范围内沉积所述均匀层。
7.根据权利要求1所述的方法，其中，所述沉积所述均匀的无定形硅层的步骤包括：在
1nm～10nm的厚度范围内沉积所述均匀层。
8.一种在III-N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方
法，所述方法包括如下步骤：
提供晶体硅衬底；
在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬
底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧
化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III-N材料的
晶格常数；
在所述第一层稀土氧化物上沉积均匀的无定形硅层；
在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包
括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外
延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且...

【专利技术属性】
技术研发人员：吕蒂斯·达吉斯，安德鲁·克拉克，埃德姆·阿尔昆，
申请(专利权)人：全斯鲁森特公司，
类型：发明
国别省市：美国;US