一种基于自对准工艺的混合晶面双多晶应变BiCMOS集成器件及制备方法技术

本发明专利技术公开了一种基于自对准工艺的混合晶面双多晶应变BiCMOS集成器件及制备方法，其过程为：在SOI衬底上生长N型Si外延层作为双极器件集电区，制备深槽隔离，然后依次制备基极多晶、基区、发射区，形成SiGe?HBT器件；在NMOS器件区域刻蚀深槽，选择性生长晶面为（100）的应变Si外延层，制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，制备SiGe沟道PMOS器件；构成混合晶面双多晶BiCMOS集成器件及电路。本发明专利技术充分利用张应变Si材料空穴迁移率高于体Si材料和压应变SiGe材料电子迁移率高于体Si材料的特点，基于SOI衬底，制备出性能增强的混合晶面双多晶应变BiCMOS集成电路。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及。
技术介绍
在信息技术高度发展的当代，以集成电路为代表的微电子技术是信息技术的关键。集成电路作为人类历史上发展最快、影响最大、应用最广泛的技术，其已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志。 对微电子产业发展产生巨大影响的“摩尔定律”指出集成电路芯片上的晶体管数目，约每18个月增加I倍，性能也提升I倍。40多年来，世界微电子产业始终按照这条定律不断地向前发展，电路规模已由最初的小规模发展到现在的超大规模。Si材料以其优异的性能，在微电子产业中一直占据着重要的地位，而以Si材料为基础的CMOS集成电路以低功耗、低噪声、高输入阻抗、高集成度、可靠性好等优点在集成电路领域中占据着主导地位。随着器件特征尺寸的逐步减小，尤其是进入纳米尺度以后，微电子技术的发展越来越逼近材料、技术、器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65纳米以后，MOS器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈特性、开态/关态电流等性能的影响越来越突出；而且随着无线移动通信的飞速发展，对器件和集成本文档来自技高网...

【技术保护点】
一种基于自对准工艺的混合晶面双多晶应变BiCMOS集成器件，其特征在于，NMOS器件为应变Si平面沟道，PMOS器件为应变SiGe平面沟道，双极器件基区为SiGe材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡辉勇，张鹤鸣，周春宇，宋建军，李妤晨，宣荣喜，舒斌，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：