晶圆与晶圆接合的工艺及结构制造技术

本发明专利技术的实施例提供了一种接合结构及其形成方法。在接合结构的第一表面上形成导电层，接合结构包括接合至第二衬底的第一衬底，接合结构的第一表面是第一衬底的暴露的表面。在导电层上形成具有第一开口和第二开口的图案化的掩模，第一开口和第二开口暴露导电层的一部分。在第一开口中形成第一接合连接件的第一部分，并且在第二开口中形成第二接合连接件的第一部分。图案化导电层以形成第一接合连接件的第二部分和第二接合连接件的第二部分。使用第一接合连接件和第二接合连接件将接合结构接合至第三衬底。

【技术实现步骤摘要】
相关申请的交叉参考本申请要求以下于2014年12月26日临时提交的标题为“WafertoWaferBondingProcessandStructures”的美国专利申请第62/096,972号的优先权，其全部内容通过引用结合于此作为参考。
本专利技术总体涉及半导体领域，更具体地，涉及晶圆接合的方法及其结构。
技术介绍
为了遵守摩尔定律，半导体制造者面对不断的挑战。他们不断努力地持续减小特征尺寸(诸如有源和无源器件的尺寸)、互连引线宽度和厚度以及功耗，同时增大器件密度、引线密度和工作频率。在一些应用中，这些更小的电子组件还需要比过去的封装件占用更少面积的更小封装。最近在半导体封装中开发了三维集成电路(3DIC)，其中多个半导体管芯彼此堆叠，诸如叠层封装(PoP)和系统级封装(SiP)的封装技术。形成3DIC的一些方法涉及将两个或多个半导体晶圆与位于不同半导体晶圆上的有源电路(诸如逻辑电路、存储器电路、处理器电路等)接合在一起。常用的接合技术包括直接接合、化学激活接合、等离子体激活接合、阳极接合、共晶接合、玻璃浆料接合、粘合剂接合、热压接合、反应接合等。一旦两个半导体晶圆接合在一起，两个半导体晶圆之间的界面就可以在堆叠的半导体晶圆之间提供导电路径。堆叠的半导体器件的一个优势在于，通过采用堆叠的半导体器件可以来实现高得多的密度。此外，堆叠半导体器件可实现更小的形状因数、高成本效益、改进的性能以及较低的功耗。
技术实现思路
根据本专利技术的一个方面，提供了一种方法，包括：在接合结构的第一表面上形成导电层，所述接合结构包括接合至第二衬底的第一衬底，所述接合结构的第一表面是所述第一衬底的暴露的表面；在所述导电层上形成图案化的掩模，所述图案化的掩模包括第一开口和第二开口，所述第一开口和所述第二开口暴露所述导电层的一部分；在所述第一开口中形成第一接合连接件的第一部分，并且在所述第二开口中形成第二接合连接件的第一部分；图案化所述导电层以形成所述第一接合连接件的第二部分和所述第二接合连接件的第二部分，其中，所述第一接合连接件的第一部分和所述第二接合连接件的第一部分用作掩模；以及使用所述第一接合连接件和所述第二接合连接件将所述接合结构接合至第三衬底，其中，所述第一接合连接件和所述第二接合连接件延伸穿过形成在所述第三衬底的正面上的第三开口并且接触由所述第三开口而暴露的导电部件。优选地，所述第一衬底是MEMS晶圆，并且所述第二衬底是盖帽晶圆。优选地，所述第三衬底是CMOS晶圆。优选地，所述第一接合连接件形成接合环。优选地，所述第二接合连接件被所述接合环包围。优选地，在将所述接合结构接合至所述第三衬底之后，所述第一接合连接件的第一部分沿着所述第一接合连接件的相应的第二部分的侧壁延伸。优选地，所述第一接合连接件的厚度与所述第二接合连接件的厚度基本相同。根据本专利技术的另一方面，提供了一种方法，包括：在第一衬底的背面上形成第一突出部件和第二突出部件；在所述第一突出部件和所述第二突出部件上形成第一导电材料；在所述第一突出部件上形成第一接合连接件的第一部分；在所述第二突出部件上形成第二接合连接件的第一部分；图案化所述第一导电材料以形成所述第一接合连接件的第二部分和所述第二接合连接件的第二部分，其中，所述第一接合连接件的第一部分和所述第二接合连接件的第一部分用作掩模；以及使用所述第一接合连接件和所述第二接合连接件将第二衬底接合至所述第一衬底。优选地，形成所述第一接合连接件的第一部分包括：在所述第一导电材料上形成第一图案化的掩模，所述第一图案化的掩模中具有第一开口，所述第一开口暴露所述第一导电材料中设置在所述第一突出部件上的部分；在所述第一开口中形成第二导电材料，所述第二导电材料与所述第一导电材料不同；以及去除所述第一图案化的掩模。优选地，形成所述第二接合连接件的第一部分包括：在所述第一导电材料上形成第二图案化的掩模，所述第二图案化的掩模中具有第二开口，所述第二开口暴露所述第一导电材料中设置在所述第二突出部件上的部分；在所述第二开口中形成所述第二导电材料；以及去除所述第二图案化的掩模。优选地，所述第一接合连接件形成接合环。优选地，所述第二接合连接件被所述接合环包围。优选地，该方法还包括：在将所述第二衬底接合至所述第一衬底之前，在所述第二衬底的正面上形成第三开口和第四开口，所述第三开口暴露第一导电部件，并且所述第四开口暴露第二导电部件。优选地，所述第一接合连接件延伸进入所述第三开口并且接触所述第一导电部件，并且所述第二接合连接件延伸进入所述第四开口并且接触所述第二导电部件。根据本专利技术的又一方面，提供了一种方法，包括：图案化第一衬底的背面以形成第一突出部件和第二突出部件；在所述第一突出部件上形成第一接合连接件的第二部分，并且在所述第二突出部件上形成第二接合连接件的第二部分；在所述第一接合连接件的第二部分上形成所述第一接合连接件的第一部分，并且在所述第二接合连接件的第二部分上形成所述第二接合连接件的第一部分；以及使用所述第一接合连接件和所述第二接合连接件将第二衬底接合至所述第一衬底。优选地，形成所述第一接合连接件的第二部分和形成所述第二接合连接件的第二部分包括：在所述第一突出部件和所述第二突出部件上溅射第一导电材料；以及图案化所述第一导电材料。优选地，形成所述第一接合连接件的第一部分和形成所述第二接合连接件的第一部分包括：通过无电镀方法在所述第一导电材料上形成第二导电材料，所述第二导电材料与所述第一导电材料不同。优选地，所述第一接合连接件的厚度与所述第二接合连接件的厚度基本相同。优选地，所述第一接合连接件形成接合环。优选地，所述第二接合连接件是接合焊盘，所述接合焊盘被所述接合环包围。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1A至图1E、图2A至图2C、图3A和图3B示出了根据一些实施例的制造接合结构的中间阶段的截面图。图4是示出了根据一些实施例的形成接合结构的方法的流程图。图5A至图5G、图6A和图6B示出了根据一些实施例的制造接合结构的中间阶段的截面图。图7是示出了根据一些实施例的形成接合结构的方法本文档来自技高网...

【技术保护点】
一种方法，包括：在接合结构的第一表面上形成导电层，所述接合结构包括接合至第二衬底的第一衬底，所述接合结构的第一表面是所述第一衬底的暴露的表面；在所述导电层上形成图案化的掩模，所述图案化的掩模包括第一开口和第二开口，所述第一开口和所述第二开口暴露所述导电层的一部分；在所述第一开口中形成第一接合连接件的第一部分，并且在所述第二开口中形成第二接合连接件的第一部分；图案化所述导电层以形成所述第一接合连接件的第二部分和所述第二接合连接件的第二部分，其中，所述第一接合连接件的第一部分和所述第二接合连接件的第一部分用作掩模；以及使用所述第一接合连接件和所述第二接合连接件将所述接合结构接合至第三衬底，其中，所述第一接合连接件和所述第二接合连接件延伸穿过形成在所述第三衬底的正面上的第三开口并且接触由所述第三开口而暴露的导电部件。

【技术特征摘要】
2014.12.26 US 62/096,972;2015.05.14 US 14/712,7291.一种方法，包括：
在接合结构的第一表面上形成导电层，所述接合结构包括接合至第二
衬底的第一衬底，所述接合结构的第一表面是所述第一衬底的暴露的表面；
在所述导电层上形成图案化的掩模，所述图案化的掩模包括第一开口
和第二开口，所述第一开口和所述第二开口暴露所述导电层的一部分；
在所述第一开口中形成第一接合连接件的第一部分，并且在所述第二
开口中形成第二接合连接件的第一部分；
图案化所述导电层以形成所述第一接合连接件的第二部分和所述第二
接合连接件的第二部分，其中，所述第一接合连接件的第一部分和所述第
二接合连接件的第一部分用作掩模；以及
使用所述第一接合连接件和所述第二接合连接件将所述接合结构接合
至第三衬底，其中，所述第一接合连接件和所述第二接合连接件延伸穿过
形成在所述第三衬底的正面上的第三开口并且接触由所述第三开口而暴露
的导电部件。
2.根据权利要求1所述的方法，其中，所述第一衬底是MEMS晶圆，
并且所述第二衬底是盖帽晶圆。
3.根据权利要求2所述的方法，其中，所述第三衬底是CMOS晶圆。
4.根据权利要求1所述的方法，其中，所述第一接合连接件形成接合
环。
5.根据权利要求4所述的方法，其中，所述第二接合连接件被所述接
合环包围。
6.一种方法，包括：
在第一衬底的背面上形成第一突出部件和第二突出部件；
在所述第一突出部件和所述第二突出部件上形成第一导电材料；
在所述第一突出部件上形成第一接合连接件的第一部分；
在所述第二突出部件上形成第二接合连接件的第一部分；
图案化所述第一导电材料以形成所述第...

【专利技术属性】
技术研发人员：余振华，陈明发，蔡文景，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71