一种混合晶面双多晶BiCMOS集成器件及制备方法技术

本发明专利技术公开了一种混合晶面双多晶BiCMOS集成器件及制备方法，包括：在制备双晶面的SOI衬底与深槽隔离之后，在双极器件区域刻蚀深槽，在该槽中连续生长制备器件的集电区、基区和发射区，多晶硅基极和发射极，形成SiGe?HBT；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等。本发明专利技术在SiGe?HBT器件的制备过程中采用了自对准工艺，BiCMOS器件为全平面结构，而且充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，以及晶面对迁移率的影响，制备出了性能增强的混合晶面、双多晶BiCMOS集成器件及电路。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及一种采用自对准工艺制备混合晶面双多晶BiCMOS集成器件及制备方法。
技术介绍
集成电路是信息社会经济发展的基石和核心。正如美国工程技术界最近评出20世纪世界20项最伟大工程技术成就中第五项电子技术时提到，“从真空管到半导体、集成电路，已成为当代各行业智能工作的基石。”集成电路时最能体现知识经济特征的典型产品之一。目前，以集成电路为基础的电子信息产业已成为世界第一大产业。随着集成电路技术的发展，整机和元件之间的明确界限被突破，集成电路不仅成为现代产业和科学技术的基础，而且正创造着信息时代的硅文化。 由于Si材料的优良特性，特别是能方便地形成极其有用的绝缘膜——SiO2膜和Si3N4膜，从而能够利用Si材料实现最廉价的集成电路工艺，发展至今，全世界数以万亿美元的设备和技术投入，已使Si基工艺形成了非常强大的产业能力。同时，长期的科研投入也使人们对Si及其工艺的了解，达到十分深入、透彻的地步，因此在集成电路产业中，Si技术是主流技术，Si集成电路产品是主流产品，占集成电路产业的90%以上。在Si集成电路中以双极晶体管作为基本结构单元的模拟集成电路在电子系统中占据着重要的地位，随着Si技术的发展，Si双极晶体管的性能也获得了大幅的提高。但是到了上世纪90年代，Si双极晶体管由于电压、基区宽度、功率密度等原因的限制，不能再按工业界普遍采用的等比例缩小的方法来提高器件与集成电路的性能，严重地制约了 |吴拟集成电路和以其为基础的电子系统性能的进一步提闻。为了进一步提高器件及集成电路的性能，研究人员借助新型的半导体材料如GaAs, InP等，以获得适于无线移动通信发展的高速器件及集成电路。尽管GaAs和InP基化合物器件频率特性优越，但其制备工艺比Si工艺复杂、成本高，大直径单晶制备困难、机械强度低，散热性能不好，与Si工艺难兼容以及缺乏象SiO2那样的钝化层等因素限制了它的广泛应用和发展。
技术实现思路
本专利技术实施例的目的在于提供一种采用自对准工艺制备混合晶面、双多晶BiCMOS集成器件及制备方法。旨在解决Si双极晶体管由于电压、基区宽度、功率密度等原因的限制，不能再按工业界普遍采用的等比例缩小的方法来提高器件与集成电路的性能的问题。本专利技术实施例提供一种混合晶面、双多晶BiCMOS集成器件，NMOS器件为应变Si平面沟道，PMOS器件为应变SiGe平面沟道，双极器件为SiGe HBT器件。进一步，所述NMOS器件的导电沟道是张应变Si材料，其导电沟道为平面沟道。进一步，所述PMOS器件的导电沟道是压应变SiGe材料，其导电沟道为平面沟道。进一步，所述PMOS器件采用量子阱结构。进一步，所述SiGe HBT器件的发射极和基极采用多晶硅接触。进一步，所述混合晶面、双多晶BiCMOS集成器件制备过程采用自对准工艺，并为全平面结构。本专利技术实施例的另一目的在于提供一种基于自对准工艺的混合晶面、双多晶BiCMOS集成器件的制备方法，包括如下步骤第一步、选取两片Si片，一块是N型掺杂浓度为I 5X IO15CnT3的Si (110)衬底片，作为上层的基体材料，另一块是P型掺杂浓度为I 5X IO15CnT3的Si (100)衬底片，作为下层的基体材料；对两片Si片表面进行氧化，氧化层厚度为0. 5 1 ym，采用化学机械抛光(CMP)工艺对两个氧化层表面进行抛光； 第二步、对上层基体材料中注入氢，并将两片Si片氧化层相对置于超高真空环境中在350 480°C的温度下实现键合；将键合后的Si片温度升高100 200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOlOOnm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底；第三步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面生长一层厚度为30(T500nm的SiO2层，光刻深槽隔离，在深槽隔离区域干法刻蚀出深度为4 5um的深槽，再利用化学汽相淀积(CVD)方法，在600 800°C，在深槽内填充SiO2 ;最后，用化学机械抛光(CMP)方法，去除表面多余的氧化层，形成深槽隔离；第四步、光刻HBT器件有源区，利用干法刻蚀工艺，在HBT器件有源区，刻蚀出深度为2 3 y m的深槽，将中间的氧化层刻透；在HBT器件有源区外延生长一层掺杂浓度为I X IO16 IXlO17Cnr3的Si层，厚度为2 3iim，作为集电区；第五步、利用化学汽相淀积(CVD)的方法，在600 800°C，在外延Si层表面淀积一层厚度为50(T700nm的SiO2层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为IX IO19 IX 102°cnT3，形成集电极接触区域，再将衬底在950 1100°C温度下，退火15 120s，进行杂质激活；第六步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积(CVD)方法，在600 800 °C,在衬底表面淀积二层材料第一层为SiO2层，厚度为2(T40nm;第二层为P型Poly-Si 层，厚度为 20(T400nm，掺杂浓度为 I XlO2ci I X IO21CnT3 ；第七步、光刻Poly-Si，形成外基区，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，厚度为20(T400nm，利用化学机械抛光(CMP)的方法去除Poly-Si 表面的 SiO2 ； 第八步、利用化学汽相淀积(CVD)方法，在600 800°C，淀积一 SiN层，厚度为5(Tl00nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积(CVD)方法，在600 80(TC，在衬底表面淀积一 SiN层，厚度为l(T20nm，干法刻蚀掉发射窗SiN，形成侧墙；第九步、利用湿法刻蚀，对窗口内SiO2层进行过腐蚀，形成基区区域，利用化学汽相淀积(CVD)方法，在600 750°C，在基区区域选择性生长SiGe基区，Ge组分为15 25%，掺杂浓度为5 X IO18 5 X 1019cnT3，厚度为2(T60nm ；第十步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积Poly-Si，厚度为20(T400nm，再对衬底进行磷注入，并利用化学机械抛光(CMP)去除发射极接触孔区域以外表面的Poly-Si,形成发射极；第^^一步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积SiO2层，在950 1100°C温度下，退火15 120s，进行杂质激活；第十二步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积一层SiO2，光刻NMOS器件有源区，利用干法刻蚀工艺，在NMOS器件有源区，刻蚀出深度为I. 5 2. 5um的深槽，将中间的氧化层刻透；利用化学汽相淀积(CVD)方法，在600 750°C，在(100)晶面衬底的NMOS器件有源区上选择性外延生长四层材料第一层是厚度为200 400nm的P型Si缓冲层，掺杂浓度为I 5X IO15CnT3 ;第二层是厚度为I. 3 2. Inm的P型SiGe渐变层，该层底部Ge组分是0%，顶部Ge组本文档来自技高网...

【技术保护点】
一种混合晶面双多晶BiCMOS集成器件，其特征在于，NMOS器件为应变Si平面沟道，PMOS器件为应变SiGe平面沟道，双极器件为SiGe？HBT器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：张鹤鸣，吕懿，周春宇，宣荣喜，胡辉勇，舒斌，宋建军，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：