本发明专利技术的基于SOI的三维阵列式后栅型Si-NWFET制备方法，包括：在SOI上交替沉积硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，硅纳米线为三维阵列式；接着，在源漏区之间形成隔离介质层；在硅纳米线表面形成栅极氧化层；在所述鳍形有源区内的SOI衬底上形成栅极。由于SOI中绝缘体层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；又由于栅极形成在源漏区离子注入之后，即采用后栅极工艺，利于栅极轮廓和器件电性的控制。此外采用三维阵列式后栅型硅纳米线结构来设计硅纳米线场效应晶体管结构，纳米线条数增多，器件电流驱动能力增大。
【技术实现步骤摘要】
本专利技术涉及集成电路制造领域，特别涉及一种。
技术介绍
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子エ业发展所追求的目标。在过去的四十年里，微电子エ业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层的厚度，通过縮小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流破坏了晶体管的开关性能。纳米线场效应晶体管(NWFET，Nano-ffire M0SFET)有望解决短沟道效应和栅极漏电流的问题。一方面，NWFET中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力，并且大多数晶体管都采用围栅结构，栅极从多个方向对沟道进行调制，进ー步增强了栅极的调制能力，改善亚阈值特性。因此，NWFET可以很好地抑制短沟道效应，使晶体管尺寸得以进ー步缩小。另ー方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，減少了沟道内杂质离散分布和库仑散射。对于ー维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和エ艺在半导体エ业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(Si-NWFET)的制作更容易与当前エ艺兼容。NWFET的关键エ艺是纳米线的制作，可分为自上而下和自下而上两种エ艺路线。对于Si纳米线的制作，自上而下的制作主要利用光刻和刻蚀エ艺，自下而上的制作主要基于金属催化的气-液-固生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的エ艺路线制备的硅纳米线由于其随机性而不太适合Si-NWFET的制备，因此目前的硅纳米线场效应晶体管中的Si-NW主要是通过自上而下的エ艺路线制备。申请号为200710098812.4的专利技术公开了ー种基于体硅的通过自上而下途径实现体娃纳米线结构的エ艺方法，有效抑制了器件的自加热效应。论文《Fabrication andCharacterization of Gate-AlI-Around Silicon Nanowires on Bulk Silicon》(3 于体硅的围栅形硅纳米线的制备与特性)中公开了ー种基于硅纳米线的MOSFET制备方法，但随着硅纳米线截面积的缩小，器件的电流驱动能力会受到纳米线截面积的限制，使得Si-NWFET在模拟或射频电路中的应用受到限制，因此，有人开始研究采用多条纳米线作为输运沟道，以解决该问题。论又《Observation of Mobility Enhancement in Strained Si and SiGeTri-Gate MO SFETs with Multi-Nanowire Channels Trimmed by Hydrogen ThermalEtching》(由氢热腐蚀形成的多纳米线沟道中的应变硅和锗硅三维场效应晶体管中迁移率增强现象)中提出了一种基于应变硅和锗硅集成的多条纳米线作为输运通道的NWFET器件，但由于器件中的多纳米线沟道结构是横向制备的，导致其集成密度将大打折扣。论文《VerticallyStacked S iGe Nanowire Array Channel CMO S Transistors))(垂直堆叠式锗硅纳米线在CMOS晶体管沟道中的排列)中提出了一种纵向制备硅纳米线的方法，使得Si-NWFET器件在纵向集成多条硅纳米线，从而使得器件的电流驱动能力成倍増大，同时集成密度不受影响，这样既保持了平面结构FET的优势又增强了栅极调制能力。其エ艺方法是在SO I (绝缘体上硅)上交替生长锗或锗硅层以及硅层，并定义鳍形(Fin)结构，接着进行750°C干氧氧化，由于锗硅层比硅层有更快的氧化速率以致锗硅层完全被氧化，氧化过程中锗进入邻近的硅层表面形成锗硅合金，腐蚀掉完全被氧化的锗硅层后得到三维堆积的、表面裹有锗硅合金的硅纳米线。然后进行热氧化，在Si-NW表面形成SigGexO2作为栅极氧化层，再淀积无定型硅或者多晶硅，最后通过光刻和蚀刻形成栅极。该方法可以实现纵向堆叠型硅纳米线场效应晶体管结构，但存在一个缺点当锗硅层氧化过程中，锗会浓缩到硅层的表面，去除SiO2后，在Si-NW表面裹有ー层浓缩后的锗硅合金。由于ニ氧化锗溶于水，使得后续エ艺面临巨大的不便，另外，ニ氧化锗的介电常数比ニ氧化硅小，ニ氧化锗与硅的界面态较大，不适合作为MOSFET的栅氧化层。
技术实现思路
本专利技术提供一种，能够有效控制栅极轮廓和器件的电性、增大场效应晶体管的集成度，并实现常规栅极氧化工艺。为解决上述技术问题本专利技术提供，包括提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、绝缘体层和顶层硅；对所述SOI衬底表面进行处理，将所述SOI衬底的顶层转化为初始锗硅层；在所述SOI衬底上交替形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层；对所述锗硅层和硅层刻蚀处理，形成鳍形有源区，剰余的区域作为源漏区；在所述鳍形有源区内形成硅纳米线，所述硅纳米线三维阵列式纵向堆叠；在鳍形有源区外形成隔离介质层并对源漏区进行离子注入；在鳍形有源区内的SOI衬底上形成栅极。较佳的，对所述SOI衬底表面进行处理，将所述SOI衬底顶层转化为初始锗硅层的步骤包括在所述SOI衬底表面沉积ー锗层或锗硅层；对所述锗层或锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO2层；湿法去除所述SiO2层。较佳的，所述硅层至少为ー层，所述锗硅层比硅层多ー层。较佳的，所述硅纳米线的直径在I纳米 I微米之间。较佳的，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。较佳的，在所述硅纳米线表面形成栅极氧化层之前，还包括对所述硅纳米线进行热氧化；蚀刻掉所述热氧化形成的ニ氧化硅。较佳的，所述栅极氧化层的材料为ニ氧化硅、氮氧化硅或高k介质。较佳的，所述高k介质为Hf02、A1203、ZrO2中的一种或其任意组合。较佳的，所述栅极的材料为多晶硅、无定形硅、金属中的一种或其任意組合。较佳的，所述隔离介质层的材料为ニ氧化硅。较佳的，所述刻蚀采用次常压化学气相刻蚀法。较佳的，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600°C 800°C之间，其中氯化氢的分压大于300Torr。与现有技术相比，本专利技术的三维阵列式后栅型硅纳米线场效应晶体管结构具有以下优点I、基于SOI衬底，有效增加了栅极与SOI衬底之间的隔离效果；2、在硅纳米线表面形成栅极氧化层エ艺是独立进行的，从而可以采用常规的栅极氧化层，如ニ氧化硅即可；3、在鳍形有源区形成栅极，控制栅极的轮廓，从而使有源区与栅极上表面在同一水平面，利于后续接触孔エ艺；4、采用三维阵列式后栅型硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件的电流驱动能力増大；5、栅极形成在源漏区离子注入和退火エ艺步骤之后，即采用后栅极エ艺本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于SOI的三维阵列式后栅型Si-NWFET制造方法，包括 提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、绝缘体层和顶层硅； 对所述SOI衬底表面进行处理，将所述SOI衬底顶层硅转化为初始锗硅层； 在所述SOI衬底上交替形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层； 对所述锗硅层和硅层刻蚀处理，形成鳍形有源区，所述鳍形有源区三维阵列式堆叠，剩余的区域作为源漏区； 在所述鳍形有源区内形成硅纳米线，所述硅纳米线三维阵列式堆叠； 在鳍形有源区外形成隔离介质层并对源漏区进行离子注入和退火工艺； 在鳍形有源区内的SOI衬底上形成栅极。2.如权利要求I所述的基于SOI的三维阵列式后栅型Si-NWFET制造方法，其特征在干，对所述SOI衬底表面进行处理，将所述SOI衬底顶层硅转化为初始锗硅层的步骤包括 在所述SOI衬底表面沉积ー锗层或锗硅层； 对所述锗层或锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO2层； 湿法去除所述SiO2层。3.如权利要求I所述的基于SOI的三维阵列式后栅型Si-NWFET制造方法，其特征在于，所述硅层至少为ー层，所述锗硅层比硅层多ー层。4.如权利要求I所述的基于SOI的三维阵列式后栅型Si-NWFET制造方法，其特征在于，所述娃纳米线的直径在I纳米 I微米之间。5.如权利要求I所述的基...
【专利技术属性】
技术研发人员：黄晓橹，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。