本发明专利技术涉及使电损耗减小的SOI型结构的制造方法，所述结构依次包括硅支承衬底（2）、氧化物层（10）、以及半导体材料的薄层（11）。多晶硅层插在支承衬底与氧化物层之间，所述方法包括以下步骤：a）氧化半导体材料施主衬底（1），以在其表面上形成氧化物层（10）；b）将离子注入施主衬底中，以在施主衬底中形成脆化区；c）将施主衬底（1）粘附在支承衬底（2）上，对所述支承衬底（2）进行过能够使其具有高的电阻率的热处理，支承衬底（2）中的接收施主衬底（1）的上表面被所述多晶硅层（20）覆盖；d）使施主衬底（1）沿着脆化区断裂，以将半导体材料的薄层（11）转移至支承衬底（2）上；e）对所获得的结构（3）执行至少一个热稳定化处理，其特征在于，在形成多晶硅层（20）之前，执行所述能够使所述支承衬底（2）具有高的电阻率的处理，并且步骤e）包括至少一个在不超过950℃的温度下持续至少10分钟的长的热步骤。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使电损耗减小的绝缘体上半导体型结构的制造方法。本专利技术还涉及这样的结构。因此，本专利技术主要涉及通过SmartCut方法(注册商标)制造绝缘体上半导体型(SOI)结构的一般领域。例如，专利US 5 374 564详细地描述了该SmartCut方法。
技术介绍
该SOI类型的结构通常包括支承层，其通常由高电阻率的硅单晶体制成；绝缘氧化物层；以及半导体材料的薄层。该薄层设计成接收元件，尤其电子元件。尤其在利用射频的应用中，例如辐射发声科学领域中，即使存在绝缘层，所发射的部分波也可能被支承衬底吸收，引起电损耗。为了克服该缺点，有人建议，将支承衬底的电阻率増加至超过500 Ω . cm,或甚至超过几千Ohms, cm,但事实证明这仍不够。接着，又有人提出，在支承衬底的上面(即，接收绝缘层和薄层的一面)沉积ー层具有高载荷子陷阱密度的材料。多晶硅层尤其适于确保该功能。多晶硅的结构由多个晶粒形成，所述晶粒具有形成陷阱的缺陷边界(粒子接合处)，这使整体的导电性尤其低。这减小了支承衬底水平上的漏泄电流和电阻率损耗。所执行的技术由以下步骤组成在支承衬底上沉积多晶硅层；接着应用SmartCut方法的常规步骤。文献US 2007/032 040中专门描述了该种方法。但是，根据所述文献的描述，在所产生的具有高电阻率的结构上进行测试时，本申请人注意到所讨论的技术并未将电损耗减小到令人满意的程度。本专利技术g在，通过提供使电损耗减小的绝缘体上半导体型结构的制造方法来解决该问题，其中放置在支承衬底上的多晶硅层具有预期的电阻特性。
技术实现思路
这是ー种使电损耗减小的绝缘体上半导体型结构的制造方法，所述绝缘体上半导体型结构依次包括由硅制成的支承衬底、氧化物层、以及半导体材料的薄层，多晶硅层插在支承衬底与氧化物层之间，该方法包括以下步骤a)氧化由半导体材料制成的施主衬底，以在表面上形成氧化物层；b)将离子注入施主衬底中，以在施主衬底中形成脆化区；c)将施主衬底粘附在支承衬底上，氧化物层位于粘附界面上，对所述支承进行能够使其具有高电阻率即大于500 Ω的电阻率的热处理，所述支承衬底中接收施主衬底的上表面被所述多晶娃层覆盖；d)使施主衬底沿着脆化区断裂，以将半导体材料的薄层转移至支承衬底；e)对所获得的结构执行至少ー个稳定化处理。该方法的特征在于，在形成多晶硅层之前，执行能够使所述支承衬底具有高电阻率的所述处理，并且步骤e)包括至少ー个在不超过950°C的温度下持续至少10分钟的长的热步骤。 从而，在能够使支承衬底具有高电阻率的处理之后沉积多晶硅，以使在该处理期间所使用的高温不会影响多晶硅层的多晶特性。类似地，最終结构的热处理期间所使用的热预算不足以改变该多晶特性。根据其它优点和非限制性特征-所述支承衬底的电阻率大于1000Ω. cm,优选地大于2000 Ω · cm,更优选地大于3000Ω · cm ;-所述长的热步骤进行若干小时；-该方法包括在大于1000°C的温度下进行少于10分钟的短暂处理，优选地在1200°C数量级的温度下持续一至两分钟；-所述能够使支承衬底具有高电阻率的热处理包括至少ー个使温度在500°C与1200°C之间持续30分钟至20小时的步骤；-所述能够使支承衬底具有高电阻率的热处理为具有三个步骤的退火处理，第二步骤中的温度小于其它两个步骤的温度；-所述三个步骤分别在以下条件下执行，即温度在1000°C与1200°C之间持续I至10个小时，温度在600°C与900°C之间持续I至10个小时，以及温度在900°C与1200°C之间持续I至48个小时；-在步骤e)中，所述稳定化包括至少ー个热稳定化处理和针对薄层的ー个热减薄处理；-在步骤c)中，在沉积多晶硅层之前，在受主衬底上沉积结晶网络的半导体去耦层，即具有与单晶硅不同的网格參数的半导体去耦层；_所述去稱层包括多晶娃；-所述去耦层还包括硅基半导体材料和基于另一原子种类的半导体材料；-所述硅基半导体材料为SiC或SiGe；-所述去耦层的沉积和所述多晶硅层的沉积连续执行，即，首先由两个气体源分别同时供应多晶硅和另一原子种类，然后仅由多晶硅源供应；-在所述多晶硅层上沉积新的去耦层；-然后在所述新的去耦层上沉积由多晶硅层和去耦层构成的至少ー个堆叠；本专利技术还涉及使电损耗减小的绝缘体上半导体型结构，该结构依次包括由硅制成的支承衬底、氧化物层和半导体材料的薄层，多晶硅层插在所述支承衬底与所述氧化物层之间，并且特征在于，所述多晶硅层具有大于50000hms. cm的电阻率。优选地,该结构的平均电阻率大于IOOOOOhms. cm,或者甚至大于500000hms. cm。附图说明根据以下某些优选实施例的描述，本专利技术的特征和优点将显现。本说明书參考附图来给出，其中-图IA至图IG示出了根据本专利技术方法的不同步骤；-图2是结构中插有去耦层的部分的详细视图；-图3是图2的变型，其中在多晶娃上形成有额外的去稱层；-图4是根据本专利技术的结构的剖视图，其中要测试该结构的电阻率；-图5A和图5B是分别示出利用“SRP”方法经由诸如图4的结构所测得的根据现有技术和根据本专利技术的电阻率的曲线图。具体实施例方式如前所述，根据本专利技术的方法为SmartCut类型的方法。图IA相应地示出了由硅(Si)，尤其单晶硅组成的施主衬底I,所述施主衬底I由ニ氧化硅(SIO2)层10覆盖。这与图IB对应。该氧化物层可以由施主衬底I的热氧化产生，或者利用本领域技术人员所熟知的气相化学沉积技木，缩写为CVD和LPCVD (对应“化学气相沉积”和“低压化学气相沉积”)，通过常规沉积来形成。參考图1C，经由氧化物层2将原子种类或离子种类注入所述施主衬底。“注入原子种类或离子种类”被理解为，能够将这些种类以最大浓度引入施主衬底并到达衬底相对于被轰击表面的预定深度处以形成脆化区13的这些种类的任意轰击。这类注入根据通称为SmartCut的方法来进行。脆化区13将薄层11与施主衬底I的剰余部分12区分开。原子种类或离子种类的注入可以是简单的注入，S卩，注入単一原子种类，诸如注入氢、氦或惰性气体。注入还可以为，共同注入原子种类或离子种类。受主衬底2示出在图ID中，并且为由硅制成的固体衬底。该支承衬底的特征在于，进行过能够使其具有其它电阻率的热处理，所述其它电阻率为大于500 Ω · cm的电阻率，或甚至大于1000 Ω . cm,优选地大于2000 Ω . cm,或甚至更优选地大于3000 Ω · cm。在本方法的范围内，该处理可以从制造衬底开始执行或者在开始之后执行。能够使支承衬底2具有高电阻率的该热处理为，例如包括使温度在500°C与1200°C之间持续30分钟至20小时的至少ー个步骤的热处理。在另ー个实施例中，该热处理包括具有三个步骤的退火处理，使第二步骤中的温度小于其它两个步骤。有利地，这三个步骤分别在以下条件下执行温度在1000°C与1200°C之间持续I至10个小时，温度在600°C与900°C之间持续I至10个小时，以及温度在900°C与1200°C之间持续I至48个小时。被称为“高-低-高处理”的该有益且可选的处理的第一步骤的功能为，通过被称为“外扩散(exodiffusion)”的现象来去除衬底的表面区中的氧，以生成洁净本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：P·雷诺，S·科尔迪勒，D·德尔普拉特，
申请(专利权)人：SOITEC公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。